专利名称：较低杂散电感的功率模块的制作方法
技术领域：
本实用新型属于功率电子学领域，涉及一种功率模块，具体地说 是一种有较低杂散电感的功率模块。
背景技术：
功率模块包括绝缘栅双极型晶体管(IGBT)模块、二极管模块， MOSFET模块，智能功率(IPM)模块等。现有的这些功率模块中由 于功率端子结构设计的问题，造成在模块内部有较高的寄生电感，使 得模块关断的时候承受较大的电压应力。
现以绝缘栅双极型晶体管(IGBT)模块为例说明因较高寄生电 感存在，导致关断的时候是如何承受较大的电压应力的。绝缘栅双极 型晶体管(IGBT)模块是一种新型电力电子器件，兼有MOSFET的 输入特性和BJT的输出特性，它在关断的时候承受较大的电压应力现 以图6说明。如图6所示，在绝缘栅双极型晶体管模块的内部以绝缘 基板(DBC)、键合铝线以及功率端子组成的电路中存在着寄生电感和 电阻，该寄生电感包括与正极母线连结处模块内部的寄生电感Ll、 与负极母线连结处模块内部的寄生电感L2、模块输出部分的内部寄 生电感L3 。当绝缘栅双极型晶体管模块关断时在寄生电感上会产生 一个瞬间电压V^，该电压叠加在总线电压上，这样在IGBT的C-E 间实际电压为Vdd+Vm瞬间电压V^正比于寄生电感的大小和电流的 变化率diCE/dt，随着器件的工作频率越来越高，瞬间dicE/dt越来越大。
而现有的绝缘栅双极型晶体管模块的耐压主要是由绝缘栅双极说明书第2/4页
型晶体管芯片决定的，但该芯片只有一定的耐压。所以在要求VDD+V^ 小于器件耐压的条件下， 一条可行的改善途径是尽量减小模块内的总 寄生电感。
发明内容
本实用新型的目的是设计出一种有较低杂散电感的功率模块。 本实用新型要解决的是现有功率模块存在的寄生电感过大的问
题
本实用新型的技术实施方案是包括芯片、绝缘基板、散热板和 功率端子，绝缘基板位于散热板上，芯片焊接到绝缘基板上，功率模 块内至少设有两个功率端子且分别连结到直流母线的正极和负极上， 而该二个连结到直流母线上的功率端子采用层叠母线结构。
本实用新型相比现有的功率模块的优点是寄生电感小、关断时 承受的电压应力小。
图1是本实用新型IGBT模块的结构示意图。
图2是本实用新型IGBT模块内部的结构示意图
图3是功率端子寄生电感的等效电路图。
图4是本实用新型IGBT模块与层叠母线的连接示意图。
图5是层叠母线的结构图。
图6是寄生电感引起电压过冲的电路原理图。
具体实施方式
现结合附图及实施例对本实用新型作进一步说明。本实施例的功率模块为绝缘栅双极型晶体管(IGBT)模块。如 图1到图5所示。所述的功率模块15包括双极型晶体管芯片2、 二 极管芯片8、绝缘基板(DBC) 12、散热板IO、键合铝线9、功率端 子4和功率端子5、支架13、信号端子1和外壳7。绝缘基板12位 于散热板10上，绝缘栅双极型晶体管芯片2和二极管芯片8回流焊 接到绝缘基板12上。
功率端子4和功率端子5设于功率模块15内，且它们分别连结 到母线的正极(P) 3和母线的负极(N) 6上，该二个连结到母线上 的功率端子4和功率端子5采用层叠母线结构。
连结到母线上的功率端子4和功率端子5的层叠母线结构包括功 率端子4、功率端子5和绝缘层11，绝缘层11位于功率端子4和功 率端子5之间，且紧贴于功率端子4和功率端子5上。在功率端子4 和功率端子5之间间距在满足绝缘的条件下，尽可能接近。所述的功 率端子4和功率端子5之间的绝缘层用硅胶或者是H型聚酰亚胺薄 膜(KaptonHN)。如用H型聚酰亚胺薄膜，当模块绝缘要求为1200V 时，H型聚酰亚胺薄膜的厚度只要25um即可满足。
上述层叠母线结构的功率端子4和功率端子5，由于分别与母线 的正极(P) 3和负极(N) 6相连，所以流经它们的电流方向刚好相 反，它们所产生的磁场刚好互相抵消。
本实用新型模块15外部连接的直流母线14采用直流母线排结 构。i亥母线排结构包括正极板16、负极板18和绝缘板17组成，正 极板16和负极板18由铜板制成，中间用绝缘板17隔开，三者用绝 缘夹垫固定，组成一个整体。母线排的上下导电板，即正极板16、 负极板18的形状、面积相近。当上下导电板的形状、面积相近，且 流过反方向的电流时，二者所产生的磁场将互相抵消，理论上该母线极板的电感为零。所以母线14电感对瞬态关断绝缘栅双极型晶体管 模块电压过冲的影响极小。
在同一绝缘栅双极型晶体管模块15内以绝缘栅双极型晶体管芯 片2和二极管芯片8构成的组数在模块内部至少为一组。在同一绝缘 栅双极型晶体管模块15内部的绝缘栅双极型晶体管芯片2和二极管 芯片8构成的组数大于1组时，各组芯片之间通过键合铝线9键合实 现电气连接，再通过层叠母线结构的功率端子4和功率端子5引到模 块的外部。
本实用新型能减少模块内总寄生电感的原理为 本实用新型中在绝缘栅双极型晶体管的C-E间总寄生电感可以
表示为
丄二丄f十丄/ + + q r
Lt为与母线负极相连的功率端子的自感
Lb为与母线正极相连的功率端子的自感
Mtb为两功率端子的互感
Li为模块内部其它部分的电感 当功率端子4和功率端子5中流过的电流方向相反，则互感为负值， 那么总的寄生电感将小于两导体自感之和，当功率端子4和功率端子 5的距离减小到极小的时候，总的寄生电感可以减小到极小。
本实用新型的功率模块除了上述绝缘栅双极型晶体管(IGBT) 模块外，还包括二极管模块，MOSFET模块，智能功率(IPM)模块 等模块。
权利要求1、一种较低杂散电感的功率模块，包括芯片、绝缘基板、散热板和功率端子，绝缘基板位于散热板上，芯片焊接到绝缘基板上，其特征是该功率模块内至少设有两个功率端子且分别连结到直流母线的正极和负极上，而该二个连结到直流母线上的功率端子采用层叠母线结构。
2、 根据权利要求1所述的较低杂散电感的功率模块，其特征是 功率端子的层叠母线结构包括二个功率端子和紧贴于功率端子之间 的绝缘层。
3、 根据权利要求2所述的较低杂散电感的功率模块，其特征是 功率端子之间的绝缘层采用硅胶或H型聚酰亚胺薄膜。
4、 根据权利要求1所述的较低杂散电感的功率模块，其特征是 所述的芯片包括双极型晶体管芯片和二极管芯片。
专利摘要本实用新型公开了一种较低杂散电感的功率模块，包括芯片、绝缘基板、散热板和功率端子，绝缘基板位于散热板上，芯片焊接到绝缘基板上，模块内至少设有两个功率端子且分别连结到直流母线的正极和负极上，而该二个连结到直流母线上的功率端子采用层叠母线结构。本实用新型具有寄生电感小、关断时承受的电压应力小的特点。
文档编号H01L25/07GK201417771SQ200920116980
公开日2010年3月3日 申请日期2009年4月2日 优先权日2009年4月2日
发明者刘志宏, 翔 朱, 冯 李, 华 沈 申请人:嘉兴斯达微电子有限公司