一种外延结构及方法与流程

本发明涉及半导体制造领域，特别涉及一种外延结构及方法。

背景技术：

在半导体制造领域，外延指在单晶衬底上生长一层有一定要求的、与衬底晶向相同的单晶层，犹如原来的晶体向外延伸了一段，也称外延生长。

外延生长是半导体制造领域的重要组成部分。外延生长的新单晶层可在导电类型、电阻率等方面与衬底不同，还可以生长不同厚度和不同要求的多层单晶，从而大大提高器件设计的灵活性和器件的性能。外延工艺还广泛用于大规模集成电路中改善材料质量方面等，例如，当要获得的外延层的材料的高质量单晶衬底较难获得，或者为了降低成本时，可以采用晶格失配度低的其他材料单晶衬底进行外延，以获得所需的高质量外延层。

但是，当晶格失配度超过2％时，例如，氮化镓(GaN)与碳化硅(SiC)衬底有3.5％的失配度，传统技术难以获得高质量的外延层。现有技术通过侧向外延过生长LEO技术解决了上述问题，该技术包括：用具有开口图案的掩膜掩盖衬底，然后生长外延层，使外延层穿过开口并侧向生长到掩膜之上。测试发现侧向生长到掩膜之上的外延层的质量，比开口处的外延层的质量高。然而，当外延层与衬底的失配度超过4％时，LEO技术也难以获得高质量外延层。

技术实现要素：

本发明提供了一种外延结构及方法，以解决现有外延技术难以在失配度超过4％的衬底上制备出高质量外延层的问题。

本发明提供了一种外延结构，包括：

衬底；

第一掩膜层，位于所述衬底的表面之上，所述第一掩膜层具有至少一 个第一开口，以暴露所述衬底的表面；

第二掩膜层，位于所述第一掩膜层之上，第一开口宽度≤所述第二掩膜层厚度≤第一开口宽度的3倍，所述第二掩膜层具有位于第一开口之上且与第一开口的中心位置不重叠的第二开口，第二开口宽度大于第一开口宽度；

第三掩膜层，位于所述第二掩膜层之上，所述第三掩膜层具有位于第二开口之上且与第一开口的中心位置不重叠的第三开口，所述第三开口与所述第一开口之间的横向间距≤2倍第一开口宽度或2倍第三开口宽度，所述第三开口宽度小于所述第二开口宽度；

外延层，包括第一开口、第二开口和第三开口中的外延层部分以及第三掩膜层之上的外延层部分。

优选的，所述第一开口宽度与第三开口宽度的比值范围为50％至150％。

优选的，所述第三掩膜层之上的外延层部分为第三开口之上的凸起外延层，用于制作FINFET MOS器件。

优选的，所述第三掩膜层之上的外延层部分为第三掩膜层之上的平整外延层，用于制作平面器件。

优选的，所述第一开口、第三开口的深宽比为：8≥深宽比≥1。

一种外延方法，包括：

提供衬底；

在所述衬底上形成具有第一开口的第一掩膜层；

淀积第二掩膜层，第一开口宽度≤所述第二掩膜层厚度≤第一开口宽度的3倍；

在第二掩膜层之上形成具有第三开口的第三掩膜层，所述第三开口与第一开口的中心位置不重叠，所述第三开口与所述第一开口的中心位置之间的横向间距≤2倍第一开口宽度或2倍第三开口宽度；

进行刻蚀，直至完全暴露第一开口处衬底；

进行外延生长。

优选的，所述第二掩膜层与第一掩膜层及第三掩膜层的选择刻蚀比≥20，且第二掩膜层刻蚀速率最大。

优选的，所述进行外延生长还包括：

进行外延生长前高速生长一定厚度缓冲层。

优选的，所述进行刻蚀，直至完全暴露第一开口处衬底还包括：

刻蚀衬底，以形成图形衬底。

优选的，所述进行外延生长的外延层与衬底之间的晶格失配度≥4％，且晶格失配度≤25％。

本发明提供了一种外延结构及方法，该外延结构包括位于衬底之上的第一掩膜层，所述掩膜层具有第一开口暴露所述衬底的表面；以及位于第一掩膜层之上且厚度介于第一开口宽度与3倍第一开口宽度之间的第二掩膜层，该第二掩膜层具有位于第一开口之上且中心位置不与第一开口中心位置重叠的第二开口，所述第二开口宽度大于第一开口；以及位于第二掩膜层之上的第三掩膜层，该第三掩膜层具有位于第二开口之上且与第一开口中心位置不重叠的第三开口，所述第三开口宽度小于所述第二开口宽度，且所述第三开口与所述第一开口之间的横向间距≤2倍第一开口宽度或2倍第三开口宽度；以及位于第一开口、第二开口、第三开口中和第三掩膜层之上的外延层部分。根据LEO技术原理，第二开口与第一开口不重叠的部分能外延生长出晶格质量优于第一开口处的外延层，并且第三开口之外的第三掩膜层能限制第二开口中的外延位错等缺陷向上延伸，同时，第三开口之外的第三掩膜层之上能外延生长出晶格质量优于第三开口处的外延层，使得根据本发明提供的外延结构能在晶格失配度超过4％的衬底上制备出高质量的外延层。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。

图1为现有技术中LEO技术外延结构的截面结构示意图；

图2为根据本发明实施例提供的外延结构的截面结构示意图；

图3为根据本发明实施例提供的外延方法的流程图；

图4为根据本发明实施例一提供的外延结构的截面立体结构示意图；

图5至图9为根据本发明实施例一提供的外延方法的外延过程中器件截面结构示意图；

图10为根据本发明实施例一提供的外延结构的另一种截面结构示意图；

图11为根据本发明实施例二提供的外延结构的一种截面结构示意图；

图12至图13为根据本发明实施例三提供的外延方法的外延过程中器件截面结构示意图；

图14为根据本发明实施例三提供的外延方法的流程图；

图15为根据本发明实施例一提供的外延结构与现有技术的外延结构的X射线双晶衍射曲线。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。

此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。

为了更好地理解本发明，下面首先对现有技术中为在失配度超过2％的衬底上获得高质量外延层的方法进行简单说明。现有技术中为解决上述问题，通常采用LEO技术来获得高质量外延层，利用该技术获得的外延结构 包括：在衬底上形成具有开口的掩膜层以及在其上的外延层，如图1所示。形成该外延结构的方法包括：预先在衬底上沉积掩膜层或在缓冲层上沉积掩膜层并制成图形衬底，然后进行外延薄膜生长。

本发明提供的一种外延结构及方法，通过两次利用图形衬底位错限制效应达到抑制位错向上延伸，并在第二次图形衬底上制备高质量外延层，如图2所示，以下将结合具体的实施例对该工艺方法进行详细的说明。

实施例一

在本实施例中，所述第一开口1101、第二开口1201、第三开口1301为沟槽图形。

一种外延结构，包括：衬底100；以及位于所述衬底的表面之上的第一掩膜层110，所述第一掩膜层110具有至少一个第一沟槽图形，以暴露所述衬底的表面；以及，第二掩膜层120，位于所述第一掩膜层110之上，所述第二掩膜层120厚度为第一沟槽图形宽度的2倍，所述第二掩膜层120具有位于第一沟槽图形之上且与第一沟槽图形的中心位置不重叠的第二沟槽图形，第二沟槽图形宽度为第一沟槽图形宽度的3倍；以及，第三掩膜层130，位于所述第二掩膜层120之上，所述第三掩膜层130具有位于第二沟槽图形之上且与第一沟槽图形的中心位置不重叠的第三沟槽图形，所述第三沟槽图形与所述第一沟槽图形之间的横向间距为第一沟槽图形宽度的2倍，所述第三沟槽图形宽度与所述第一沟槽图形宽度相等；以及，外延层140，包括第一沟槽图形、第二沟槽图形和第三沟槽图形中的外延层部分和第三沟槽图形之上凸起的外延层部分。该凸起外延层可以用于制作FINFET MOS器件，如图9所示。需要说明的是，该外延层140的凸起部分可以通过外延生长自然形成，无需特殊处理，例如，利用MOCVD生长三五族材料时，三五族材料的垂直生长速度远远快于横向生长速度，可以形成该凸起部分；此外，还可以通过特殊工艺形成该凸起部分，例如，采用本发明提供的外延方法，当外延层140刚好填满第三沟槽时，选择对第三掩膜层具有高选择刻蚀比的刻蚀液，腐蚀一定厚度的第三掩膜层130，以形成该凸起部分。其中，所述第一掩膜层110为氮化硅薄膜，第二掩膜 层120为二氧化硅薄膜，第三掩膜层130为氮化硅薄膜。一种外延结构的截面立体结构示意图如图4所示。

实现所示外延结构的外延方法的流程图如图3所示，该外延方法包括：

步骤S01，提供衬底100；

步骤S02，在所述衬底100上形成具有第一沟槽图形的第一掩膜层110，如图5所示；

步骤S03，淀积第二掩膜层120，所述第二掩膜层120厚度为第一沟槽图形宽度的2倍，如图6所示；

步骤S04，在第二掩膜层120之上形成具有第三沟槽图形的第三掩膜层130，所述第三沟槽图形与第一沟槽图形的中心位置不重叠，所述第三沟槽图形与所述第一沟槽图形的中心位置之间的横向间距为第一沟槽图形宽度的2倍，如图7所示；

步骤S05，进行刻蚀，直至完全暴露第一沟槽图形处衬底，如图8所示；

步骤S06，进行外延生长，参考图9所示。

需要强调的是，所述第二掩膜层120的材质与所述第一掩膜层110、所述第三掩膜层130的材质不同，并且，第一掩膜层110要作为第二掩膜层120的刻蚀停止层，且刻蚀第二掩膜层120时尽量不伤害第三掩膜层130，即第二掩膜层120的刻蚀速率最大。进一步的，第二掩膜层120的刻蚀液对衬底100具有清洗作用，用于去除衬底100表面的自然氧化层或污染物，以保证外延质量。例如，所述衬底100为硅衬底，所述第一掩膜层110可以为采用PECVD法沉积的氮化硅薄膜，所述第二掩膜层120可以为采用CVD法沉积的二氧化硅薄膜，所述第三掩膜层130可以为采用PECVD法沉积的氮化硅薄膜。所述外延层140为III-V族材料层、锗层、锡层或者锗锡合金层。该外延层140与衬底100的晶格失配度可以超过4％，现有的外延方法无法获得高质量的外延层140。

此外，所述刻蚀为各向同性刻蚀且为过刻蚀，以确保第一沟槽图形处填充的第二掩膜层120材料被全部去除，还要确保保留部分第二掩膜层用来作为第三掩膜层130的支持部分。同时，二氧化硅的刻蚀液含有氢氟酸 可以去除硅衬底表面的自然氧化层，去除第一沟槽图形中二氧化硅时能获得新鲜的硅衬底表面，有利于在衬底100表面进行外延生长。

进一步的，为了获得高质量的外延层140，所述第一沟槽图形和/或第三沟槽图形的深宽比大于1。

需要说明的是，上述三层掩膜层要保证在外延条件下能保持稳定，例如这三层掩膜层的软化温度应当高于外延温度。

当然所述硅衬底不仅仅局限于体硅衬底，还可是绝缘体上硅SOI衬底等，这里不做限定。此外，由于第一掩膜层110具有图形，在形成第二掩膜层120时表面可能不平整，如果后续步骤对衬底100表面平整度要求高时，可以通过化学机械平坦化CMP等工艺对第二掩膜层120进行平坦化处理，这里不进行详细说明。

此外，所述外延层140，还可以为包括第一沟槽图形、第二沟槽图形和第三沟槽图形中的外延层部分和第三掩膜层130之上的表面平整的外延层部分，如图10所示，这里不做限定。

实施例二

一种外延结构，如实施例一所述，所不同的是，所述第一开口1101、第二开口1201、第三开口1301为圆孔图形；靠近衬底100的外延部分还包括一定厚度的高速生长的缓冲层1401；第三掩膜层130之上为表面平整的外延层结构。具体的，一种外延结构包括：衬底100；以及位于所述衬底100的表面之上的第一掩膜层110，所述第一掩膜层110具有至少一个第一圆孔图形，以暴露所述衬底100的表面；以及，第二掩膜层120，位于所述第一掩膜层110之上，所述第二掩膜层120厚度为第一圆孔图形半径的2倍，所述第二掩膜层120具有位于第一圆孔图形之上且与第一圆孔图形的中心位置不重叠的第二圆孔图形，第二圆孔图形半径为第一圆孔图形半径的2倍；以及，第三掩膜层130，位于所述第二掩膜层120之上，所述第三掩膜层130具有位于第二圆孔图形之上且与第一圆孔图形的中心位置不重叠的第三圆孔图形，所述第三圆孔图形与所述第一圆孔图形之间的横向间距为第一圆孔图形半径的2倍，所述第三圆孔图形半径与所述第 一圆孔图形半径相等；以及，外延层140，包括第一圆孔图形、第二圆孔图形和第三圆孔图形中的外延层部分和第三掩膜层130之上的外延层部分。该外延层130为表面平整的外延层，用于制作平面器件，例如制作高电子迁移率晶体管或者光电器件。其中，所述第一掩膜层110为氧化钛薄膜，第二掩膜层120为二氧化硅薄膜，第三掩膜层130为氮化硅薄膜。如图11所示。

制备步骤如下所示：

步骤S11，提供衬底100；

步骤S12，在所述衬底100上形成具有第一圆孔图形的第一掩膜层110；

步骤S13，淀积第二掩膜层120，所述第二掩膜120厚度为第一圆孔图形半径的2倍；

步骤S14，在第二掩膜层120之上形成具有第三圆孔图形的第三掩膜层，所述第三圆孔图形与第一圆孔图形的中心位置不重叠，所述第三圆孔图形与所述第一圆孔图形的中心位置之间的横向间距为第一圆孔图形半径的2倍；

步骤S15，进行刻蚀，直至完全暴露第一圆孔图形处衬底100；

步骤S16，高速生长一定厚度缓冲层1401，如图11所示；

步骤S17，进行外延生长。

例如，所述衬底100为硅衬底，所述第一掩膜层110可以为采用PVD法沉积的氧化钛薄膜，所述第二掩膜层120可以为采用CVD法沉积的二氧化硅薄膜，所述第三掩膜层130可以为采用PECVD法沉积的氮化硅薄膜。所述外延层140为金属有机物气相沉积法MOCVD或分子束外延法MBE外延生长的氮化镓层、砷化镓层、铝镓砷层、磷化镓层、铝镓铟磷层等，用于制作光电器件。

此外，根据应用场景不同，所述衬底100还可以为：用于制作蓝光发光二极管LED的蓝宝石衬底/碳化硅衬底，用于制作高速器件的硅锗衬底，用于制作红/黄光LED的砷化镓衬底等；所述第三掩膜层130之上的外延层部分可以通过化学机械平坦化CMP工艺等形成平整的表面；当然，外延层140的平整表面还可以通过外延生长较厚的外延层来实现。例如，进行光 电集成通常需要一个较大厚度的赝衬底，当外延层的厚度较厚时，表面一般都会变平坦，例如蓝宝石图形衬底上生长较厚的氮化镓层，该氮化镓层的表面就会比较平整；然后可以利用该衬底制备蓝光LED。

需要说明的是，第一开口1101、第二开口1201、第三开口1301还可以为矩形图形、菱形图形、三角图形或不规则图形等，这里不做限定。

在本实施例中，首先在第一开口中生长缓冲层，其中该缓冲层可以包括种子层seed layer和/或初始缓冲层initial buffer layer，使得缓冲层向上生长时利用第一开口的高深宽比特性过滤外延位错的作用，提高晶体质量；外延层在第二开口生长的后期，控制住垂直方向上的生长速度，尽量使外延层横向生长，有利于抑制外延层位错的向上延伸；而外延层在第三开口中生长的过程，又可以最大限度的利用第三开口的高深宽比特性过滤位错的作用。从而在大失配的衬底上获得较高质量的外延材料。

实施例三

一种外延结构，如实施例二所述，所不同的是，所述第一开口1101与第二开口1201、第三开口1301的图形不一样；衬底为图形衬底1001。具体的，一种外延结构包括：图形衬底1001；以及位于所述图形衬底1001的表面之上的第一掩膜层110，所述第一掩膜层110具有至少一个方形图形，以暴露所述图形衬底1001的表面；以及，第二掩膜层120，位于所述第一掩膜层110之上，所述第二掩膜层120厚度为方形图形边长的2倍，所述第二掩膜层120具有位于方形图形之上且与方形图形的中心位置不重叠的第二圆孔图形，第二圆孔图形直径为方形图形边长的2倍；以及，第三掩膜层130，位于所述第二掩膜层120之上，所述第三掩膜层130具有位于第二圆孔图形之上且与方形图形的中心位置不重叠的第三圆孔图形，所述第三圆孔图形与所述方形图形之间的横向间距为方形图形边长的2倍，所述第三圆孔图形直径与所述方形图形边长相等；以及，外延层140，包括方形图形、第二圆孔图形和第三圆孔图形中的外延层部分和第三掩膜层130之上的外延层部分。该外延层130可以用于制作微电子器件或光电子器件。其中，所述第一掩膜层110为二氧化硅薄膜，第二掩膜层120为氮 化硅薄膜，第三掩膜层130为二氧化硅薄膜。如图13所示。

所述外延结构的外延方法流程图如图14所示，所述外延方法包括：

步骤S21，提供衬底；

步骤S22，在所述衬底上形成具有方形图形的第一掩膜层110；

步骤S23，淀积第二掩膜层120，所述第二掩膜层120厚度为方形图形半径的2倍；

步骤S24，在第二掩膜层120之上形成具有第三圆孔图形的第三掩膜层130，所述第三圆孔图形与方形图形的中心位置不重叠，所述第三圆孔图形与所述方形图形的中心位置之间的横向间距为方形图形半径的2倍；

步骤S25，进行刻蚀，直至完全暴露方形图形处衬底；

步骤S26，采用能刻蚀衬底但不伤害掩膜的方法刻蚀衬底，以形成图形衬底1001，如图12所示；

步骤S27，进行外延生长。

例如，所述衬底为蓝宝石衬底，所述第一掩膜层110可以为采用PECVD法沉积的二氧化硅薄膜，所述第二掩膜层120可以为采用CVD法沉积的氮化硅薄膜，所述第三掩膜层130可以为采用PECVD法沉积的二氧化硅薄膜。所述外延层140为锗、锡或者锗锡合金层。

其中，使用硫酸和磷酸体积配比为10:1的混合溶液对蓝宝石衬底进行刻蚀，以形成图形衬底1001。需要说明的是，该图形衬底1001的图形根据第一开口图形而定，并且其图形的截面可以是V字形，梯形、半圆形等，这里不做限定。

当然，步骤S01可以直接采用现有的图形衬底1001，例如已制备好的图形衬底，相应的，第一开口1101的位置、形状和宽度等需要根据提供的图形衬底的图形做相应的调整，具体调整可以根据实验结果或者仿真结果而定，而后继续进行步骤S22至S25，以及步骤S27，形成该外延结构，在此不再做详细说明。

参照图15，所描述的是本发明实施例一提供的外延结构样品及现有技术中外延结构样品的X射线双晶衍射曲线，其中横坐标为ω方向扫描角度，单位为弧秒，纵坐标为相对强度，在制备外延结构的过程中，均采用相同 的衬底及外延工艺。从图15中可以看到，本发明实施例一提供的外延结构样品的X射线双晶衍射曲线FWHM小于300弧秒，而现有技术中外延结构的X射线双晶衍射曲线FWHM超过400弧秒，表明本发明实施例提供的外延层晶体质量明显优于现有技术中外延结构样品的晶体质量，进而可以提高器件效率和寿命。

在本发明实施例提供的外延结构，通过LEO技术原理在第二开口中形成具有较高晶格质量的外延层部分，第三掩膜层可以抑制位错向上延伸，然后在第三掩膜层之上通过LEO技术原理形成具有更高晶格质量的外延层部分，解决了现有技术无法在大失配衬底上制备高质量外延层的问题，且提供了相应的简单易行的外延方法。

虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。