一种将半导体衬底主体与其上功能层进行分离的方法与流程

本发明涉及光电子器件的制造技术领域，具体涉及一种将半导体衬底主体与其上功能层进行分离的方法。

背景技术：

半导体材料被广泛应用于电子器件的制造，半导体材料的应用与人们的日常生活和尖端科技都息息相关。半导体材料已经从上世纪以硅、锗为代表的第一代，发展到以碳化硅、氮化镓等为代表的第三代。无论是基于第一代、第二代或第三代半导体材料的电子器件制造工艺，都离不开半导体衬底，半导体衬底的成本直接关系着衬底上制作的电子器件的成本。第一代和第二代半导体衬底大都由溶体法生长制备，第三代半导体衬底则主要由气相生长制备。第三代半导体衬底的生产成本要明显高于第一代和第二代半导体衬底的生产成本。因此，降低半导体衬底的成本，特别是降低第三代半导体衬底的成本对于第三代半导体电子器件的普及应用会带来极大的好处。

上世纪90年代，离子切割薄膜转移技术(smart-cut)被用于制作SOI(silicon on insulator)衬底，离子切割薄膜转移技术是基于离子注入方法分离衬底与衬底薄膜层的技术。SOI制作工艺是首先在施主硅衬底表面制作一层微米量级厚度的二氧化硅层，然后将氢离子经高压加速打入表面已制作了氧化层的硅衬底，氢离子在高电压加速作用下，穿过二氧化硅层到达下面的硅衬底并停留在硅衬底中，产生离子损伤，离子损伤层在硅衬底表面下的深度取决于离子加速电压的高低；电压越高，离子损伤层在硅衬底表面下的深度越深。通常离子损伤层位于硅衬底下距离二氧化硅层几微米到二十几微米处，离子注入后的施主硅衬底与受主硅衬底在二氧化硅表面进行键合，键合后的两片硅衬底经过一个200℃-500℃的温度退火，退火过程中，氢离子在损伤层内聚合形成氢气分子，使原来的微损伤沿着损伤层横向扩展，造成施主硅衬底在损伤层处分离。施主硅衬底可重新利用，而分离后的受主硅衬底经表面抛光后，在二氧化硅氧化层上有一层微米厚度的硅单晶薄膜，其后电子器件的制作就在硅单晶薄膜上进行，受主衬底只是起到支撑作用，这就是SOI衬底。其后，离子切割薄膜转移技术也被用于其它半导体薄膜衬底制备，如转移GaN、SiC等薄膜到硅或氧化物衬底上，以降低衬底价格，与SOI衬底不同的是，GaN、SiC施主衬底上无需制作氧化层。在用离子切割薄膜转移技术制作薄膜衬底的过程中，离子注入深度，单位面积离子注入剂量，受主与施主衬底表面键合，以及键合后的退火是离子切割薄膜转移技术主要组成要素，而受主与施主衬底表面键合则是离子切割薄膜转移技术成败的关键一步。如果受主与施主衬底表面键合不好，在退火过程中，受主与施主衬底可能产生分离，损伤层上的薄膜得不到有效支撑，则薄膜转移失败、或损坏薄膜。为了保证施主与受主衬底的键合，对衬底在键合表面的加工要求非常高，这对GaN、SiC一类高硬度的半导体衬底的加工是一个很大的挑战。此外，成功分离后的薄膜表面因表面平整度和离子轰击造成的损伤，也需要表面再加工。

技术实现要素：

本发明所要解决的技术问题是现有的离子切割薄膜转移技术工艺复杂，受离子注入深度、单位面积离子注入剂量以及受主衬底和施主衬底键合强度影响很大；尤其是第三代半导体，施主与受主衬底的键合没有得到很好的解决。

本发明解决上述技术问题的技术方案如下：一种将半导体衬底主体与其上功能层进行分离的方法，包括以下步骤：

步骤1)：在半导体衬底上表面进行离子注入，离子注入深度为0.5μm-50μm，离子注入后在半导体衬底表面下产生一层离子损伤层；

步骤2)：在经步骤1)处理后的半导体衬底上表面制备功能层；

步骤3)：将半导体衬底及其上的功能层在离子损伤层处进行分离。

本发明的有益效果是：本发明的方法在离子注入后的衬底上先进行功能层或半导体电子器件的制备，然后在离子损伤层进行分离，且本发明直接在半导体衬底原表面进行功能层或半导体电子器件的制备，由于离子的注入深度决定了半导体衬底薄膜的厚度，本发明的半导体衬底具有与SOI薄膜相同的作用效果，且不需要键合工艺，减少了生产工艺，降低了生产成本；现有的离子切割薄膜转移的衬底需要在离子损伤层分离处进行抛光才能制备电子器件，而本发明则是在原衬底表面进行功能层或半导体电子器件的制备，且具有相同的效果；现有的离子切割薄膜转移衬底在制备过程中的离子注入剂量需要达到或超过能够在衬底表面产生气泡的剂量，而本发明的离子注入剂量则只需保证不会在衬底表面产生气泡损伤即可。

在上述技术方案的基础上，本发明还可以做如下改进。

进一步，所述半导体衬底包括：半导体单晶片，或半导体单晶片以及在半导体单晶片上外延生长出的半导体外延层，或在氧化物单晶片上外延生长出的半导体外延层。

进一步，所述半导体衬底的材料为Si、Ge、SixGe1-x、SiC、GaAs、lnP、lnxGa1-xP、lnxGa1-xAs、CdTe、AN、GaN、InN或AlxlnyGa1-x-yN的任一种，其中x和y满足的条件为：0≤x≤1，0≤y≤1，0≤x+y≤1。

进一步，所述功能层包括：直接在半导体衬底上表面制备的半导体电子器件，或在半导体衬底上表面外延生长出的半导体外延层，或在半导体衬底上表面外延生长出的半导体外延层以及在半导体外延层上制备的半导体电子器件。

进一步，所述半导体外延层所含成分包括Si、Ge、SixGe1-x、SiC、GaAs、lnP、lnxGa1-xP、lnxGa1-xAs、CdTe、AN、GaN、InN和AlxlnyGa1-x-yN的至少一种，其中x和y满足的条件为：0≤x≤1，0≤y≤1，0≤x+y≤1。

进一步，所述半导体外延层包括AlxlnyGa1-x-yN时，x和y可以在外延层中渐变或突变。

进一步，所述半导体外延层的外延方法包括化学气相沉积、等离子体增强化学气相沉积、金属有机化学气相沉积、分子束外延、氢化物气相外延、物理气相沉积和液相外延。

进一步，在半导体衬底表面注入的离子包括由H、He、Ar和Ne的至少一种元素形成的离子或由该元素形成的气体产生的离子。

进一步，所述步骤2)还包括：在所述功能层上制作应力导入层，应力导入层在功能层中产生压应力。

进一步，所述应力导入层采用金属材料，所述金属材料为Ni、Au、Cu、Pd、Ag、Al、Sn、Cr、Ti、Mn、Co、Zn、Mo、W、Zr、V、Ir、Pt和Fe的至少一种。

进一步，在所述应力导入层上制作刚性或柔性的支撑层。

进一步，在所述功能层上制作刚性或柔性的支撑层。

附图说明

图1为本发明的半导体衬底结构的主视示意图；

图2为本发明的离子经半导体衬底上表面注入半导体衬底的示意图；

图3为本发明半导体衬底经离子注入后产生离子损伤层的结构示意图；

图4为在图3的半导体衬底表面产生外延层的结构示意图；

图5为一外延层的结构示意图；

图6为在图4的外延层上制备应力导入层的结构示意图；

图7为在图6的应力导入层上制备操作层的结构示意图；

图8为在图4的外延层上直接粘接刚性衬底并产生分离的结构示意图。

附图中，各标号所代表的部件列表如下：

1、半导体衬底层；2、半导体衬底主体层；3、离子损伤层；4、衬底薄膜层；5、半导体外延层；51、第一外延层；52、第二外延层；53、第三外延层；54、第四外延层；6、应力导入层；7、操作层；8、刚性衬底。

具体实施方式

以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。

图1和图2显示的是半导体衬底层1，图3是经离子注入后的半导体衬底层1，半导体衬底层被分成半导体衬底主体层2、离子损伤层3、以及位于离子损伤层3上表面的衬底薄膜层4。半导体衬底可以采用半导体单晶片、也可采用半导体单晶片以及在半导体单晶片上外延生长出半导体外延层，也可以采用在非半导体以及在氧化物单晶片上外延出半导体外延层，离子从半导体衬底层的表面注入。在半导体衬底层表面注入的离子包括由H、He、Ar和Ne的至少一种元素形成的离子或由该元素形成的气体产生的离子。

实施方式一：在半导体衬底层1上表面进行离子注入，离子注入深度为0.5μm-50μm，优选5μm、10μm、15μm和20μm；离子注入后在半导体衬底层1表面下产生一层离子损伤层3；然后可在衬底薄膜层4上直接制备功能层，本实施例的功能层为半导体电子器件，如制备MOS、CMOS器件等。可以在半导体电子器件上直接粘接刚性衬底8，刚性衬底可以是半导体、氧化物晶体、金属、玻璃或陶瓷材料，并用向外的拉力将半导体衬底主体层和衬底薄膜层在离子损伤层处分离，此时，分离所需拉力与有应力导入层时所需的拉力相比要大的多。本实施例在分离前，功能层可以是在衬底薄膜层4上未完成制备的半导体电子器件，将半导体衬底在离子损伤层处分离后，再在衬底薄膜层4上完成剩余的半导体电子器件的制作。

实施方式二：在半导体衬底层1上表面进行离子注入，离子注入深度为0.5μm-50μm，优选5μm、10μm、15μm和20μm；离子注入后在半导体衬底层1表面下产生一层离子损伤层3；在衬底薄膜层4的离子注入表面制备功能层，本实施例的功能层为在半导体衬底层1上表面外延生长出的半导体外延层5，也可以是在半导体衬底层1上表面外延生长出的半导体外延层5以及在半导体外延层5上制备的半导体电子器件。半导体外延层5的外延方法包括化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、金属有机化学气相沉积(MOCVD)、分子束外延(MBE)、氢化物气相外延(HVPE)、物理气相沉积(PVD)和液相外延(LPE)。

半导体外延层5可以是单一的外延层结构，也可以是一层以上的外延结构，外延层可经由掺杂改变电导率和导电类型，如p、n型。如图5所示，半导体外延层5可以包括第一外延层51、第二外延层52、第三外延层53和第四外延层54。以制作LED外延层结构为例，第一外延层为AlN，第二外延层为n型GaN，第三外延层为多层量子阱InxGa(1-x)N与势垒GaN，第四外延层为p型GaN，其中0≤x≤1，本实施例只是给出了外延层的一种应用，外延层的结构不限于此。

如图6所示，在半导体外延层5上制作应力导入层6，应力导入层6由蒸镀、溅射、电镀、涂覆、旋涂方法制作；应力导入层采用金属材料，所述金属材料为Ni、Au、Cu、Pd、Ag、Al、Sn、Cr、Ti、Mn、Co、Zn、Mo、W、Zr、V、Ir、Pt和Fe的至少一种；应力导入层的作用是在功能层中产生压应力以利于半导体衬底主体层和衬底薄膜层的剥离。

如图7所示，在应力导入层6上制备操作层7，操作层7是为了分离时操作方便，可以采用胶带、聚合物等。操作层也可以采用刚性操作层，刚性操作层如半导体、氧化物、金属、玻璃或陶瓷材料。如图8所示，可以在功能层上直接粘接刚性衬底8，并用向外的拉力分离，图8中的箭头方向为拉力方向。

本实施例的半导体衬底材料采用碳化硅，以2吋(0001)晶向6H晶型碳化硅衬底为例，在碳化硅半导体衬底表面以7°倾斜角度注入氢离子，氢离子的注入能量为100keV，氢离子的注入剂量为5×10¹⁶cm^-2，氢离子注入后在半导体衬底下表面生成离子损伤层，如图3所示；离子注入完成后，一个适当的温度退火过程能够强化离子在损伤层内造成的损伤效果，对不同的衬底材料，退火温度不同，对Si衬底而言，其退火温度需要在218℃以上，对SiC衬底而言，退火温度需在650℃以上；退火过程也可以发生在制作功能层的过程中，离子注入的剂量需与注入离子的能量结合应用，无离子气泡造成的表面破坏和无薄膜层的自发分离是确保本专利技术成功实施的基本条件。经离子注入后的碳化硅半导体材料衬底置于MOCVD反应器中外延生长半导体外延层(功能层)，如图5所示，半导体外延层从下至上依次包括AlN缓冲层、Si掺杂的n型GaN层，多层量子阱InxGa(1-x)N与势垒GaN、Mg掺杂的p型GaN层，整个外延层的厚度为4μm。然后在外延层上蒸镀一层10μm厚的Ni金属应力导入层，再在Ni金属应力导入层上化学电镀了200μm-300μm铜作为进一步支撑层兼应力导入层，从而使半导体衬底主体层2与衬底薄膜层4及其上功能层产生分离，分离后的半导体衬底主体层经抛光后可重复使用。

本实施例的半导体衬底材料采用碳化硅，以2吋(0001)晶向6H晶型碳化硅衬底为例，在碳化硅半导体衬底表面以7°倾斜角度注入氢离子，氢离子的注入能量为500keV，氢离子的注入剂量为7×10¹⁶cm^-2，氢离子注入后在半导体衬底层下表面生成离子损伤层，如图3所示。经离子注入后的碳化硅半导体材料衬底置于MOCVD反应器中外延生长半导体外延层(功能层)，如图4所示，半导体外延层从下至上依次包括AlN缓冲层、Si掺杂的n型GaN层，多层量子阱InxGa(1-x)N与势垒GaN、Mg掺杂的p型GaN层，整个半导体外延层的厚度为4μm。在半导体外延层上直接粘接硅衬底，将碳化硅衬底和硅衬底分别吸附在两个真空吸盘上，在两个真空吸盘上施加向外的机械力，功能层和半导体衬底层与半导体衬底主体层在离子损伤层处分离。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。