1.一种半导体器件的制造方法，包括：
步骤s1：提供顶部晶圆，在所述顶部晶圆中形成有多个像素单元；
步骤s2：提供底部晶圆，将顶部晶圆的正面和底部晶圆的正面进行键合；
步骤s3：对所述顶部晶圆的背面进行减薄处理；
在对所述顶部晶圆的背面进行减薄处理之后，在所述顶部晶圆的背面上形成氧化物层；
步骤s4：形成所述氧化物层之后，在所述顶部晶圆的背面沉积形成半导体材料层，并图案化所述半导体材料层形成多个格栅；
步骤s5：沉积形成保护层，以覆盖所述顶部晶圆的背面和每个所述格栅。
2.根据权利要求1所述的制造方法，其特征在于，每个所述格栅由四个条状结构围成的方框形构成，所述顶部晶圆的每个像素单元对应一个所述格栅。
3.根据权利要求1所述的制造方法，其特征在于，所述氧化物层的厚度范围为80～200埃。
4.根据权利要求1所述的制造方法，其特征在于，在所述步骤s4中，图案化所述半导体材料层的步骤包括：在所述半导体材料层上形成图案化的光阻，以图案化的光阻为掩膜刻蚀所述半导体材料层停止于所述氧化物层上，以形成所述多个格栅。
5.根据权利要求1所述的制造方法，其特征在于，所述半导体材料层的厚度范围为1500～2500埃。
6.根据权利要求1所述的制造方法，其特征在于，所述半导体材料层的材料包括sige。
7.根据权利要求1所述的制造方法，其特征在于，所述保护层的材料包括氮化硅。
8.根据权利要求1所述的制造方法，其特征在于，所述底部晶圆包括形成于所述底部晶圆正面的多个cmos器件，位于所述底部晶圆正面的多个cmos器件上的层间介电层，以及位于所述层间介电层中的与每个所述cmos器件相连的布线层。
9.根据权利要求8所述的制造方法，其特征在于，在所述步骤s5之后还包括以下步骤：
从所述顶部晶圆的背面开始，刻蚀所述格栅外侧的顶部晶圆和部分所述底部晶圆，直到暴露所述底部晶圆中的布线层的底部金属层为止，以形成开口；
在所述顶部晶圆的背面以及所述开口的侧壁上形成金属间氧化物；
在所述顶部晶圆的背面以及所述开口中的所述金属间氧化物上形成焊盘材料层；
刻蚀所述开口中的焊盘材料层的中心区域，保留所述开口侧壁和底部上的焊盘材料层，以形成焊盘。
10.一种半导体器件，包括：
顶部晶圆，在所述顶部晶圆中形成有多个像素单元，在所述顶部晶圆的背面上形成有多个格栅，以及覆盖每个所述格栅和所述顶部晶圆背面的保护层，其中，所述格栅的材料为半导体材料；在所述顶部晶圆的背面所述格栅的下方以及格栅侧部的保护层下方还形成有氧化物层；
底部晶圆，顶部晶圆的正面和底部晶圆的正面相键合。
11.根据权利要求10所述的半导体器件，其特征在于，所述氧化物层的厚度范围为80～200埃。
12.根据权利要求10所述的半导体器件，其特征在于，所述格栅的高度范围为1500～2500埃。
13.根据权利要求10所述的半导体器件，其特征在于，所述半导体材料包括sige。
14.根据权利要求10所述的半导体器件，其特征在于，每个所述格栅由四个条状结构围成的方框形构成，所述顶部晶圆的每个像素单元对应一个所述格栅。
15.根据权利要求10所述的半导体器件，其特征在于，所述底部晶圆包括形成于所述底部晶圆正面的多个cmos器件，位于所述底部晶圆正面的多个cmos器件上的层间介电层，以及位于所述层间介电层中的分别与每个cmos器件相连的布线层。
16.根据权利要求15所述的半导体器件，其特征在于，还包括从所述顶部晶圆的背面开始，贯穿所述格栅外侧的顶部晶圆和部分所述底部晶圆的开口，所述开口的底部位于所述底部晶圆中的布线层的底部金属层的表面上，在所述顶部晶圆的背面以及所述开口的侧壁上形成有金属间氧化物，在部分顶部晶圆的背面以及所述开口的侧壁和底部的所述金属间氧化物层上形成有焊盘。
17.一种电子装置，其特征在于，包括如权利要求10至16任一项所述的半导体器件。