扫描式电子显微镜及检验及复检样本的方法与流程

本申请案主张2014年8月29日申请且以引用的方式并入本文中的名称为“扫描式电子显微镜及检验方法(Scanning Electron Microscope And Methods Of Inspecting)”的第62/043,410号美国临时专利申请案的优先权。

技术领域

本申请案涉及扫描式电子显微镜、合适用于扫描式电子显微镜中的电子及X射线检测器、及用于复检及检验样本的系统及方法。所述电子显微镜、检测器、系统及方法尤其合适用于复检及检验系统中，所述复检及检验系统包含用于复检及/或检验光掩模、光罩及半导体晶片的所述电子显微镜、检测器、系统及方法。

背景技术：

集成电路工业需要具有越来越高敏感度的检验工具来检测不断变小的缺陷及其大小可为数十纳米(nm)或更小的粒子。这些检验工具必须高速操作以在用于生产期间的检验的短时段(例如一小时或更少)或用于R&D或故障追查的至多数小时内检验光掩模、光罩或晶片的区域的大部分或甚至100％。为快速地检验，检验工具使用大于所关注缺陷或粒子的尺寸的像素或光点大小，且仅检测由缺陷或粒子引起的信号的小变化。最常见地，在生产中使用检验工具(其使用UV光来操作)来执行高速检验。可使用UV光或使用电子来执行R&D的检验。

一旦已通过高速检验发现缺陷或粒子，通常需要产生较高分辨率图像及/或执行材料分析以确定所述粒子或缺陷的起源或类型。此过程通常被称为复检。通常使用扫描式电子显微镜(SEM)来执行复检。通常需要用于半导体制程中的复检SEM来每天复检成千上万个潜在缺陷或粒子，且因此，每目标复检可至多具有数秒。用于半导体及相关工业的复检SEM由科磊公司(KLA-Tencor)制造(例如eDR-7110)，由应用材料公司(Applied Materials)制造(例如SEMVision G6)，及由其它公司制造。

最常见地，复检SEM检测从样本发射的次级电子以形成图像。马萨娜盖蒂(Masnaghetti)等人的名称为“用于电子束暗场成像的设备及方法(Apparatus and method for e-beam dark-field imaging)”的第7,141,791号美国专利中描述用于复检SEM的示范性次级电子检测器。此示范性次级电子检测器包含用于收集次级电子且将所述次级电子引导到闪烁器的电子光学器件。使所述电子朝向所述闪烁器加速，使得冲击所述闪烁器的每一电子引起多个光子被发射。所述光子中的部分由光导管捕获且被引导到一或多个光电倍增管。此方法的缺点是：所述检测器是相对较慢的。来自闪烁器的光发射具有数十纳秒的衰减时间常数。此外，闪烁器具有多个时间常数。初始响应可具有数十纳秒的时间常数，但光发射将以具有长得多的时间常数的低水平继续。光电倍增管也具有含多个时间常数的响应。发射光电子的光阴极具有一或多个时间常数。所述电子花费大量时间来从一个倍增器电极行进到另一倍增器电极且最终行进到阳极，其产生额外时间常数。可通过减少倍增器电极的数目而减少所述电子行进时间，但此减小光电倍增管的增益且因此并非是所要权衡，因为其减小SEM的敏感度来改进速度。

经设计用于复检的SEM可包含用于材料识别的电子微探(X射线)分析。为使SEM具有数纳米或更好的图像分辨率来提供纳米级缺陷及粒子的高质量图像，将被检验的样本放置成靠近最终物镜，使得所述样本浸没于所述透镜的磁场中，因此使成像像差最小化。将样本放置成靠近物镜防止将大型检测器放置成靠近样本。特定来说，用于微探或类似分析的X射线检测器可仅收集小立体角度中的X射线以使这些系统非常慢。每目标可需要数十秒或数十分钟的数据采集时间来捕获足够X射线以确定目标的材料组成。

复检SEM的最终物镜还限制可放置次级电子检测器及反向散射电子检测器的位置及可施加到所述检测器的收集电压。电子检测器与样本之间的小电势差(例如，小于约2kV)减小电子检测器从样本收集及检测低能量电子的效率及敏感度。

因此，需要克服上述缺点中的部分或全部的高速高分辨率复检SEM。特定来说，需要具有快速识别至少一些常用材料的能力的高速高分辨率自动化SEM。可进一步期望快速识别材料及/或提供改进图像对比度的能力包含于高速检验SEM中。

技术实现要素：

本发明涉及一种SEM，其利用一或多个固态电子检测器以通过将入射电子转换成完全位于单一整体半导体结构内的可测量电荷而实现对从样本发射的反向散射或次级电子的高速检测。明确来说，每一固态电子检测器包含传感器，其利用p型电子敏感层以响应于每一入射(经检测)电子而产生多个电子，利用n型埋入式沟道层以将所述产生电子中的至少部分转移到n+浮动扩散区，且利用由所述浮动扩散区上所收集的电荷(电压)控制的放大器以产生输出信号，其中所述p型电子敏感层、所述n型埋入式沟道层、所述n+浮动扩散区及所述放大器包括所述单一整体半导体(例如外延硅)结构的相应掺杂区域。以此方式将入射电子转换成完全位于整体半导体结构内的可测量电荷大体上快于基于光子的常规闪烁器方法，借此本发明提供SEM，其实现大体上比可使用基于闪烁器的常规SEM实现的处理速度高的处理速度(例如100MHz或更高)。所述固态电子检测器还具有较小大小且产生较小检测器与样本的电势差，其促进产生包含反向散射电子检测器的SEM，所述反向散射电子检测器安置成靠近以相同于次级电子检测器的高操作速度操作的电子源(例如，在最终(浸没)物镜与样本之间，或在最终物镜上方)，借此次级电子信号及反向散射电子信号两者可经组合使用以提供比可从任一信号自身获得的与样本的表面构形有关的分辨率信息高的分辨率信息。此外，通过使用已知半导体处理技术来在单一半导体结构上制造每一电子传感器，所述固态电子检测器可具有比基于闪烁器的常规传感器低的总体成本且需要比其低的操作电压，借此促进SEM的生产，相较于基于闪烁器的常规SEM系统，所述SEM具有更廉价的生产成本，且展现大体上更高效率且因此具有更廉价的操作成本。

本发明描述利用上文所提及类型的一或多个固态电子检测器的示范性检验及复检SEM。所述SEM包含电子源、电子光学系统(电子光学器件)、至少一个固态电子检测器及计算机。所述电子源产生被朝向样本引导的初级电子束。所述电子光学器件包含透镜及偏转器，其经配置以缩小所述初级电子束，使所述初级电子束聚焦，且使所述初级电子束扫描待检验的所述样本的整个区域。当所述初级电子束冲击所述样本时，所述样本从所述初级电子束吸收许多电子，但散射部分电子(反向散射电子)。所述吸收能量引起次级电子与一些X射线及欧杰(Auger)电子一起从所述样本发射。将反向散射电子(第一)电子检测器定位成靠近所述样本，借此将具有与所检测的反向散射电子的数目及能量成比例的电压电平的模拟输出信号转换成对应数字值且将所述模拟输出信号传输到所述计算机作为对应(第一)图像数据信号。所述次级电子由任选(第二)固态电子检测器检测，所述(第二)固态电子检测器的传感器产生与所检测的次级电子的数目及能量成比例的模拟输出信号，将所述模拟输出信号转换成对应数字值且将所述模拟输出信号传输到所述计算机作为对应(第二)图像数据信号。所述计算机从所述第一固态检测器及所述第二固态检测器接收所述第一图像数据信号及所述第二图像数据信号，且接着处理所述所接收的图像数据信号以构造使所述初级电子束在其上扫描的所述样本的所述区域的图像。

在优选实施例中，所述次级电子检测器及所述反向散射电子检测器两者都包括固态检测器。在优选实施例中，所述反向散射电子检测器在检测电子的表面(即，面向所述样本或其它电子源的正向表面)上具有纯硼涂层。在另一实施例中，所述反向散射电子检测器及所述次级电子检测器两者都包含所述纯硼涂层。

本发明描述检验或复检样本的示范性方法。所述方法包含：产生主时钟信号；产生与所述主时钟同步的偏转扫描，所述偏转扫描引起初级电子束扫描样本的区域；及产生与所述主时钟同步的第一像素时钟以收集及数字化反向散射电子信号。所述方法进一步包含：从每一像素中所产生的电荷大致确定每一反向散射电子的能量。所收集的反向散射电子的数目及能量可用于确定是否存在缺陷或缺陷类型，将缺陷类型分类，或确定所述样本的所述扫描区域中的位置处的材料类型或材料类别。

在所述方法的优选实施例中，与所述主时钟同步的所述第一像素时钟或第二像素时钟用于收集及数字化次级电子。所述次级电子可用于形成所述样本的所述扫描区域的图像。所述图像可由所述组合的反向散射电子信号及次级电子信号形成。所述次级电子信号可与所述反向散射电子信号组合使用以确定是否存在缺陷或缺陷类型，将缺陷类型分类，或确定所述样本的所述扫描区域中的位置处的材料类型或材料类别。所述组合信号还可提供比可从任一信号自身获得的与所述样本的表面构形有关的信息多的信息。

根据本发明的另一实施例，一种电子检测器包括像素阵列及多个模/数转换器，其中每一像素以上文所描述的方式运行以产生模拟输出信号，且每一模/数转换器经连接以转换来自唯一相关联像素的所述模拟输出信号以促进高速及高分辨率检测/读出操作。所述像素阵列包含布置成行及列的多个像素(例如16×16、32×32、64×64或更多)，借此促进大区域上的入射电子的检测。类似于上文所提及的通用电子传感器，每一像素包含p型电子敏感区域、n型埋入式沟道层、浮动扩散区及放大器电路，所述放大器电路经配置以产生模拟输出信号，所述模拟输出信号的电平大致对应于入射电子的能量或进入所述像素的电子(即，反向散射或次级电子)的数目。通过利用多个模/数转换器(其各自经配置以处理来自一个像素的输出信号)，本发明提供多像素(即，4×4或更大)电子检测器，其实现大体上比可使用常规检测器布置实现的操作速度高的操作速度(例如，每一像素的100MHz或更高采样率)。此外，因为来自安置成矩阵(阵列)的多个像素的输出信号经同时转换处理，所以本发明的所述多像素电子检测器促进测量给定检测/读出操作期间所接收的一个以上入射电子的能量，且还促进通过所述矩阵中的检测像素的位置而确定入射电子的路径。

在一个实施例中，将所述像素制造于与所述模/数转换器分离的半导体结构上，且通过对应焊料球将输出信号从每一像素传输到其相关联的模/数转换器。在优选实施例中，将所述像素制造于一层轻微p掺杂外延(epi)硅上作为传感器电路的部分，且将所述模/数转换器与其它数字电路一起制造于第二半导体(例如硅)衬底上作为信号处理电路的部分(例如，作为ASIC(专用集成电路)的部分)。优选地，用于形成所述像素的所述外延硅的厚度是在约40μm到约100μm之间以使电子从所述电子敏感区域漂移到所述n型埋入式沟道层所花费的时间保持限于小于10ns，同时仍提供良好机械强度。根据由硅附接到的衬底提供的机械支撑，可接受薄于40μm(例如，在约10μm到约40μm之间)的硅。在一个实施例中，纯硼涂层安置于所述外延硅的电子敏感表面上。在一个实施例中，除所述模/数转换器阵列之外，所述信号处理电路还包含处理电路，其经配置以(例如)基于从所述传感器电路的相关联像素接收的数字化输出信号(图像数据)而计算入射电子的近似能量。在另一实施例中，所述信号处理电路还包含用于将图像数据信号传输到外部处理系统(例如计算机)的高速数据传输电路。在制造所述传感器电路及所述信号处理电路之后，所述传感器电路及所述信号处理电路以堆叠布置与连接于每一像素与相关联模/数转换器之间的焊料球连接。明确来说，从每一像素传输的输出信号连接到安置于所述传感器电路的表面上的第一垫，且从所述第一垫通过相关联焊料球/焊料凸块而连接到安置于所述信号处理电路上的第二垫，所述输出信号从所述第二垫传输到相关联模/数转换器的输入端子。此连接还可对所述传感器电路提供机械支撑。可通过共享金属互连件(信号线)而从控制电路传输由所述像素利用的各种控制及电力信号，所述控制电路又可通过焊料凸块或接线而连接到所述信号处理电路或另一衬底。

在优选实施例中，每一所述像素的所述浮动扩散区位于所述像素的中央区域中，且每一像素的横向尺寸经限制以促进在高速数据收集中有足够时间来将电子从所述埋入式沟道层转移到所述浮动扩散区。通过将所述浮动扩散区定位于每一像素的中央中，任何电子行进穿过所述埋入式沟道层而到所述浮动扩散区所需的路径等于像素的最大横向(例如，对角)尺寸的一半。将每一像素的标称横向尺寸限制为约250μm或更小促成高达100MHz的操作速度。

在一个实施例中，单独(第三)衬底电及/或机械连接到所述传感器电路及所述信号处理电路中的一或多者。所述单独衬底可包括硅或陶瓷材料，且可包含集成电路，其包括用于处理来自每一像素的模拟或数字信号及用于提供图像数据到外部计算机或其它系统的高速数据转移的电路。由所述集成电路执行的处理功能可包含阈值化、加总、方格化及/或计数来自个别像素的数据。所述集成电路优选地包含用于将数字化数据传输到计算机的高速(例如，每秒约10千兆位)串行传输器。所述集成电路可包含用于从所述计算机接收命令的串行接收器。所述串行接收器可以低于所述串行传输器的速度操作。

本发明进一步涉及一种新颖电子传感器像素，其中电阻栅极及一或多个任选额外栅极用于朝向位于中央的浮动扩散区驱动电子。所述电阻栅极由安置于大部分像素表面上的非晶硅或多晶硅结构实施。施加于所述电阻栅极的外周边与内周边之间的电势差产生朝向浮动扩散区(其优选地位于所述像素的中央附近以加速电荷转移)驱动埋入式沟道中的电子的电场。各种额外栅极制造于所述像素的前表面上的所述电阻栅极与所述浮动扩散区之间以引导及控制电荷从所述埋入式沟道转移到所述浮动扩散区且允许复位所述浮动扩散区。所述像素的放大器制造于所述像素的所述前表面上的p阱区域中以缓冲所述浮动扩散区中所收集的信号。

附图说明

图1说明根据本发明的实施例的并入反向散射电子检测器及次级电子检测器的示范性SEM。

图2说明检验或复检样本的示范性方法。

图3a、3b及3c说明根据本发明的实施例的包括多个像素的示范性固态电子检测器(其中每像素一个输出)的关键方面。

图4a及4b说明根据本发明的示范性特定实施例的单个像素电子传感器的分解及组装前透视图/俯视透视图。

图5a及5b是展示操作期间的图4b的像素的简化横截面图。

图6是展示根据本发明的替代实施例的由像素利用的放大器的示范性布局的简化平面图。

图7是展示根据本发明的另一替代实施例的像素布局的简化平面图。

具体实施方式

本发明涉及用于半导体检验及复检系统的传感器的改进方案。下列描述经呈现以使所属领域的一般技术人员能够制造及使用如特定应用及其要求的上下文中所提供的本发明。如本文中所使用，方向术语(例如，“顶部”、“底部”、“在…上方”、“在…下方”、“上”、“向上”、“下”、“在…下面”及“向下”)希望提供相对位置(为了描述)，且不希望指定绝对参考系。另外，短语“整体半导体结构”在本文中用于描述完全在单一制程(例如丘克拉斯基(Czochralski)晶体生长、溅镀沉积、等离子气相沉积或化学气相沉积)期间形成的连续半导体材料(例如硅)衬底，其区别于已通过粘合剂、焊料或其它互连件而连接的两个单独半导体结构(例如来自相同硅晶片的两个“芯片”)。所属领域的技术人员将明白优选实施例的各种修改方案，且可将本文中所界定的一般原理应用于其它实施例。因此，本发明不希望受限于所展示及所描述的特定实施例，而是应被给予与本文中所揭示的原理及新颖特征一致的最广范围。

图1说明示范性扫描式电子显微镜(SEM)100(还称为检验或复检系统)，其经配置以检验或复检样本131，例如半导体晶片、光罩或光掩模。SEM 100大体上包括：电子枪(源)140；电子光学器件，其包含上列141及下列142；载台130，其用于支撑及定位样本131；及系统计算机160。

在一个实施例中，电子枪140包括：阴极101，例如热场发射或肖特基(Schottky)阴极、单晶钨阴极或LaB6阴极；及引出及聚焦电极102。电子枪140可进一步包括磁性透镜(未展示)。电子枪140产生具有所要电子束能量及电子束电流的初级电子束150。

电子光学器件的上列141包含一或多个聚光透镜107，其缩小初级电子束以在样本131上产生小光点。一般来说，为产生用于样本复检的高分辨率图像，光点大小优选为约1纳米或数纳米。样本的检验可使用较大光点大小以更快地扫描样本131。当光点大小是约100nm或更大时，单个聚光透镜107可足够用，但数十纳米或更小的光点大小通常需要两个或两个以上聚光透镜。聚光透镜107可包括磁性透镜、静电透镜或两者。上列141还可包含一或多个偏转器105，其使初级电子束扫描样本131的整个区域。可将偏转器105放置于聚光透镜107的任一侧上(如所展示)，或将偏转器105放置于聚光透镜107内(未展示)，或将偏转器105放置于聚光透镜107之后。偏转器105可包括静电偏转器或磁性偏转器及静电偏转器的组合。在一个实施例中，上列141中可不存在偏转器。所有偏转器可代以含有于下列142中。

下列142包含用于将初级电子束聚焦到样本131上的小光点的最终(浸没)透镜110。最终透镜110可包括磁性透镜(如所展示)或磁性透镜及静电透镜的组合(未展示)。为在样本131处实现小光点大小，将最终透镜110放置成靠近样本131，使得样本浸没于透镜的磁场中。此可减小样本131上的电子光点的像差。下列142还包含偏转器109，其与偏转器105(如果存在)一起工作以使初级电子束扫描样本131的整个区域。

将样本131放置于载台130上以促进在电子柱下方移动样本131的不同区域。载台130可包括X-Y载台或R-θ载台，且在一个实施例中，经配置以支撑及定位通常由集成电路工业复检的许多样本类型(例如未经图案化的半导体晶片、经图案化的半导体晶片、光罩或光掩模)。在优选实施例中，载台130可在检验期间调整样本131的高度以维持焦点。在其它实施例中，最终透镜110可经调整以维持焦点。在一些实施例中，焦点或高度传感器(未展示)可安装于最终透镜110上或最终透镜110接近处以提供信号来调整样本131的高度或调整最终透镜110的焦点。在一个实施例中，所述焦点传感器或高度传感器可为光学传感器。

当由电子光学器件使初级电子束150扫描样本131的整个区域时，从所述区域发射次级电子及反向散射电子。次级电子可由电极120收集及加速且被引导到次级电子检测器121。马萨娜盖蒂等人的名称为“用于电子束暗场成像的设备及方法(Apparatus and method for e-beam dark-field imaging)”的美国专利第7,141,791号中描述用于收集、加速及/或聚焦次级电子的电子光学器件。此专利以引用的方式并入本文中。如'791专利中所描述，用于次级电子检测器的电子光学器件可包含用于至少部分抵消偏转器109对次级电子的轨迹的影响的解扫描光学器件。在本发明的一些实施例中，无需且可省略解扫描电子光学器件，因为可由包含于次级电子检测器内的ASIC(如本文中所描述)大致实现解扫描。次级电子检测器121优选地是固态电子检测器(例如本文中所描述的固态电子检测器中的一者)，且经配置以根据所检测的次级电子而产生图像数据信号ID2，其中将图像数据信号ID2转移到计算机160且利用图像数据信号ID2来产生相关联扫描样本区域的图像，借此促进缺陷D的视觉检验。冷特(Lent)等人的名称为“用于具有透视控制的电子束暗成像的设备及方法(Apparatus and method for e-beam dark imaging with perspective control)”的第7,838,833号美国专利及詹姆斯(James)等人的名称为“用于在扫描式电子显微镜中获得构形暗场图像的设备及方法(Apparatus and method for obtaining topographical dark-field images in a scanning electron microscope)”的第7,714,287号美国专利中描述可与本文中所描述的系统及方法组合使用的用于检测及分析次级电子的其它电子光学器件及检测器配置及方法。这两个专利以引用的方式并入本文中。

反向散射电子可由反向散射电子检测器(例如122a及122b处所展示的反向散射电子检测器)检测，所述反向散射电子检测器由本文中所描述的固态电子检测器中的一者实施且经配置以根据所检测的反向散射电子而产生图像数据信号ID1，其中将数据信号ID1转移到计算机160且还利用数据信号ID1来产生相关联扫描样本区域的图像。优选地，将所述反向散射电子检测器放置成尽可能靠近样本131，例如，放置于位置122a处(即，在最终透镜110与样本131之间)。然而，样本131与最终透镜110之间的间隙可较小(例如约2mm或更小)，且(例如)焦点或高度传感器可需要空隙，因此，实际上无法将所述反向散射电子检测器放置于位置122a处。替代地，可将所述反向散射电子检测器放置于例如122b的位置处，在相对于样本131的最终透镜110的磁极片的另一侧上。应注意，所述反向散射电子检测器绝不能阻断初级电子束150。所述反向散射电子检测器可在中间具有孔或可包括多个检测器(例如两个、三个或四个单独检测器)，所述检测器安置于初级电子束150的路径周围以便不阻断所述路径，同时高效地捕获反向散射电子。

初级电子束150在样本131上的着陆能量取决于阴极101与样本131之间的电势差。在一个实施例中，可使载台130及样本131保持接近接地电势，且通过改变阴极101的电势而调整着陆能量。在另一实施例中，可通过改变载台130及样本131相对于接地的电势而调整样本131上的着陆能量。在任一实施例中，最终透镜110及反向散射电子检测器122a及/或122b必须全部具有彼此接近且接近样本131及载台130的电势的电势(例如，比样本131及载台130小约1000V)以避免对样本131的电弧效应。由于此小电势差，来自样本131的反向散射电子将在从样本行进到反向散射电子检测器122a及/或122b时仅被少量加速或未经全部加速。由于对于一些半导体样本来说，样本131上的着陆能量可相当低(例如，在约500eV到约2keV之间)以避免损坏所述样本，所以当反向散射电子着陆于反向散射电子检测器122a及/或122b上时，所述反向散射电子的能量将相当低。因此，对于SEM的敏感度来说，重要的是：反向散射电子检测器122a及122b从单一低能量反向散射电子(例如具有约2keV或更小的能量的电子)产生许多电子-空穴对。常规硅检测器不可避免地在硅的表面上具有薄氧化物(例如原生氧化物)涂层(其阻止具有低于约2keV的能量的大多数电子到达硅)，或替代地，在表面上具有薄金属(例如Al)涂层(其散射及吸收相当大部分的入射低能量电子)。在优选实施例中，本文中所描述的固态电子检测器在其表面上具有无针孔纯硼涂层。无针孔纯硼涂层防止硅的氧化且允许低能量电子(其包含具有小于1keV的能量的电子)的高效检测。名称为“具有硼层的背照式传感器(Back-illuminated Sensor With Boron Layer)”且由彻恩(Chern)等人于2013年3月10日申请的第2013/0264481号美国公开专利申请案中描述用于制造具有无针孔纯硼涂层的硅检测器的方法及此等检测器的设计。此专利申请案以引用的方式并入本文中。

位于图1的左下部分中的泡状物说明简化固态传感器123，其由电子检测器121、122a及122b的中的一或多者用于将入射反向散射或次级电子eINCIDENT转换成完全位于单一整体半导体(例如外延硅)结构124内的可测量电荷。传感器123包含：p型电子敏感层127，其经配置以响应于通过前侧表面127-F进入的每一入射电子eINCIDENT而产生多个电子e127；n型埋入式沟道层125，其经配置以将电子e125(其表示所产生电子e125中的至少部分)转移到n+浮动扩散区FD；放大器129，其根据浮动扩散区FD上所收集的电荷(电压)VFD而产生输出信号OS。埋入式沟道层125安置于电子敏感层127的顶面127-B上以促进由电子敏感层127产生的电子e127的高效收集，且浮动扩散区FD安置于埋入式沟道层125中以促进接收电子e125，借此使测量电荷(电压)VFD与由浮动扩散区FD捕获的电子eFD的数目成比例。根据本发明的方面，p型电子敏感层127、n型埋入式沟道层125、n+浮动扩散区FD及放大器129通过扩散掺杂剂而共同制造于整体半导体结构124上，借此整个入射电子到读出转换完全发生于半导体结构124内。任选纯硼层128形成于电子敏感层127的底面127-F上，使得入射电子eINCIDENT在进入电子敏感层127之前穿过纯硼层128。如下文所另外详细论述，除传感器123之外，每一固态电子检测器还包含至少一个模/数转换器126，其将输出信号OS转换成作为数字图像数据信号IDx(即，反向散射电子检测器122a或122b的情况中的信号ID1、或次级电子检测器121的情况中的信号ID2)传输到计算机160的数字形式。

为简洁起见，上文以简化形式描述SEM 100的各种电路及系统，且应了解，这些电路及系统包含额外特征且执行额外功能。举例来说，虽然上文将SEM 100的反向散射电子检测器122a/122b及次级电子检测器121简洁地描述为包含简化传感器123以介绍本发明的某些关键特征，但应了解，优选地使用下文所描述的多像素电子检测器来实施反向散射电子检测器122a/122b及次级电子检测器121。此外，除产生扫描样本区域的图像之外，计算机160可经配置以执行额外功能，例如，使用下文所描述的方法基于由图像数据信号指示的入射电子能量值而确定存在缺陷及/或缺陷类型。

图2说明检验或复检样本(例如半导体晶片、光罩或光掩模)的示范性方法200。可对待检验或复检的样本上的每一区域重复图2中所说明的方法。在复检SEM中，待复检的区域可已预先通过光学或SEM检验而识别为可能含有缺陷或粒子。

对于待检验或复检的样本上的每一区域，示范性方法200开始于步骤201。在步骤202中，产生用于控制初级电子束的扫描及图像数据的采集的时序的主时钟信号。

在步骤204中，产生电子束偏转扫描图案。此电子束偏转扫描图案产生进入电子束偏转器(例如图1中的105及109处所展示的偏转器)的电压及/或电流。所述图案可为覆盖样本的区域的光栅扫描、蛇形图案、方形螺旋或其它图案。扫描图案还可含有(例如)延迟及虚设扫描，其中未收集数据来控制样本表面的充电。

在步骤206中，产生第一像素时钟信号。所述第一像素时钟信号与主时钟信号同步。所述第一像素时钟信号可具有相同于主时钟信号的频率、为主时钟信号的倍数的频率、为主时钟信号的分数的频率(即，主时钟信号频率除以整数)、或为主时钟信号频率的有理倍数的频率。

在步骤208中，在第一像素时钟信号的每一周期上，读出及数字化反向散射电子检测器中所收集的信号。

在步骤210中，产生与主时钟信号同步的第二像素时钟信号。所述第二像素时钟信号可具有相同于主时钟信号的频率、为主时钟信号的倍数的频率、为主时钟信号的分数的频率(即，主时钟信号频率除以整数)、或为主时钟信号频率的有理倍数的频率。所述第二像素时钟信号可具有相同于第一像素时钟信号的频率。在一个实施例中，第一像素时钟信号用于第一像素时钟信号及第二像素时钟信号两者，且不产生单独第二像素时钟信号。

在步骤212中，在第二像素时钟信号(或第一像素时钟信号(如果未使用第二像素时钟信号))的每一周期上，读出及数字化次级电子检测器中所收集的信号。

在步骤214中，使用数字化的反向散射及次级电子信号来确定扫描区域中存在一或多个缺陷。缺陷可包括存在不应在此处的材料(例如粒子)、缺乏本应在此处的材料(例如，可能发生在过蚀刻条件下)、或畸形图案。

在任选步骤216中，可根据步骤214中所发现的每一缺陷而确定缺陷类型或缺陷的材料类型。举例来说，高原子序数元素一般散射比低原子序数元素大的入射电子分率。反向散射电子信号可用于推断是否存在高原子序数元素(例如金属)。在步骤216中，当复检预先已检验的区域时，先前检验数据(光学及/或电子束)可与数字化的反向散射及次级电子信号组合使用以更好地确定缺陷或材料类型。在一个实施例中，可将步骤214及216组合成同时确定缺陷的存在及类型的单个步骤。

可对待复检或检验的样本上的每一区域从开头重复方法200。

图3a说明用于复检SEM或其它SEM系统(例如图1中所展示的SEM 100)中的示范性简化多像素电子检测器300。电子检测器300大体上包含传感器电路310及信号处理电路320。在图3a所说明的优选实施例中，由于将在下文中明白的原因，将传感器电路310制造于硅结构(芯片)311上，且将信号处理电路320制造于单独硅结构(芯片)321上。在替代实施例(未展示)中，将传感器电路及信号处理电路两者制造于同一硅芯片上。

参考图3a的下部分，传感器310包含安置成四行×四列(4×4)阵列的16个像素315-11到315-44。为描述目的，在图3a中使像素的“行”在任意指定的X轴方向上对准，借此像素315-11到315-14形成第一行，像素315-21到315-24形成第二行，像素315-31到315-34形成第三行，且像素315-41到315-44形成第四行。类似地，使像素的“列”在图3a中所展示的Y轴方向上对准，借此像素315-11到315-41形成第一列，像素315-12到315-42形成第二列，像素315-13到315-43形成第三列，且像素315-14到315-44形成第四列。在实际应用中，预期传感器电路包含16×16、32×32、64×64或更多像素的阵列，其中这些较大阵列的像素包含类似于下文所描述的简化4×4阵列的特征的特征。此外，阵列的每一行/列中的像素的数目无需为2的幂，每一行中的像素的数目也无需等于每一列中的像素的数目。在一个实施例中(例如，在图1中所展示的反向散射电子检测器122a或122b的情况下)，传感器310在传感器的中间包含孔(未展示)以允许初级电子束穿过传感器。虽然将像素315-11到315-44描绘为具有方形形状，但像素还可呈矩形或六边形。

根据本发明的方面，传感器电路310的每一像素包含类似于上文参考图1所描述的电子敏感结构、埋入式沟道结构、浮动扩散区结构及放大器电路结构的电子敏感结构、埋入式沟道结构、浮动扩散区结构及放大器电路结构。举例来说，参考图3a中的像素315-41，每一像素大体上包含p型电子敏感区域312A、n型埋入式沟道层316、浮动扩散区FD及放大器317。P型电子敏感区域312A由位于像素315-41下方的外延层312的部分形成，且以上文参考图1所描述的方式运行以响应于入射电子而产生多个电子。埋入式沟道层316由扩散到电子敏感区域312A上方的外延层312中的n型掺杂剂形成，且用于将由电子敏感区域312A产生的电子传输到浮动扩散区FD。浮动扩散区FD(为描述目的，使用示意性电容器信号来说明浮动扩散区FD)由扩散到埋入式沟道层316中的n+掺杂剂形成，且用于收集由电子敏感区域312A产生的所述多个电子中的至少部分，借此以上文参考图1所描述的方式产生对应电荷(电压)。放大器317包含晶体管M1、M2及M3，且用于产生相关联的输出信号OS41，输出信号OS41的电压电平由在任何给定读出操作中于浮动扩散区FD上所收集的电子的数目确定。每一像素还包含复位晶体管RT，其用于在每一读出操作之后复位像素浮动扩散区FD的电压电平。

图3a中以剖视方式描绘传感器电路310以说明优选实施例，其中将像素315-11到315-44制造于包含外延层312及硼层313的薄膜结构上。在一个实施例中，衬底311是p+(即，高度p掺杂)衬底，且外延层312是p-外延层(即，具有低浓度的p掺杂剂的层)。优选地，外延层312的厚度T是在约40μm到约100μm之间以使电子从电子敏感区域漂移到埋入式沟道层所花费的时间保持受限于小于约10ns，同时仍提供良好机械强度。根据由衬底311提供的机械支撑，可使外延层312薄于40μm，例如，在约10μm到约40μm之间。在形成外延层312之后，使一或多个额外层(未展示)形成于外延层312上(例如栅极氧化层、氮化硅栅极层及一或多个电介质层)，且使一或多个掺杂区域形成于外延层312中(例如n型埋入式沟道部分316、n+浮动扩散区FD、与复位晶体管RT相关联的沟道区域、及放大器317、以及与形成控制电路318(其安置于像素阵列的周边区域中)的前侧电路元件(未展示)相关联的掺杂区域)。形成各种像素晶体管及前侧电路元件包含植入或掺杂外延层的前侧的部分，且可涉及图案化栅极层。接着，安置于像素315-11到315-44下方的衬底311的部分经移除(经薄化)以暴露电子敏感(前侧)表面312-ES，且接着使硼层313形成于电子敏感表面312-ES上。举例来说，名称为“具有硼层的背照式传感器”且由彻恩等人于2013年3月10日申请的共同拥有且共同待决的第2013-0264481号美国公开专利申请案中提供与图3a中所描绘的薄膜结构的形成相关的额外细节，所述申请案的全文以引用的方式并入本文中。

图3b是展示图3a的示范性像素315-41的额外详细简化图。明确来说，放大器317包含第一NMOS晶体管M1，其具有：漏极端子，其连接到电压源VOD；及栅极端子，其连接到浮动扩散区FD且由存储于浮动扩散区FD上的电荷控制；及源极端子，其连接到第二NMOS晶体管M2的漏极端子及第三NMOS晶体管M3的栅极端子。晶体管M2的栅极端子及源极端子连接到接地，且晶体管M3的漏极端子连接到电压源VOD，借此放大器317的输出端子由晶体管M3的源极端子形成。像素315-41还包含NMOS复位晶体管RT，其具有：源极端子，其连接到浮动扩散区FD；栅极端子，其由复位控制信号RG控制；及漏极端子，其连接到复位电压RD。在像素315-41的操作期间，每一检测/读出循环开始于通过触发复位晶体管RT而将浮动扩散区FD复位到电压RD，接着等待预定检测周期，接着对输出信号OS41进行取样。如果0个入射(即，反向散射或次级)电子在检测周期期间进入像素315-41的电子敏感区域，那么浮动扩散区FD及输出信号OS41上的电压电平在读出时与复位值无显著变化。如果一或多个入射(即，反向散射或次级)电子在检测周期期间进入像素315-41的电子敏感区域，那么浮动扩散区FD上的电压电平改变达(变得更负)与入射电子的数目及能量成比例的量(其由积累于浮动扩散区FD中的电子的数目指示)，借此输出信号OS41在读出时的电压电平提供所述检测/读出循环期间所检测的入射电子的近似能量电平(或能量的总和(如果多个电子在所述检测/读出循环期间入射))。当以100MHz操作速度操作时，每秒对每一像素执行1亿次检测/读出循环。

根据图3b中所描绘的本发明的优选实施例，每一像素的浮动扩散区位于其像素的中央区域中，且每一像素的标称横向大小尺寸是约250μm或更小以促进在每一检测/读出循环期间将电子转移到浮动扩散区。简单参考图3a，在与硅结构311水平的X-Y平面中测量横向大小尺寸，且横向大小尺寸表示由每一像素占据的区域。参考图3b，浮动扩散区FD位于由像素315-41占据的区域的中央区域C(图4a)中，其中像素315-41的宽度由宽度尺寸X1指示，且像素315-41的长度由尺寸Y1指示。根据目前优选实施例，尺寸X1及Y1两者是约250μm或更小以促进高速读出操作。因为硅中的电子的漂移速度，所以当期望以约100MHz或更高的数据速率读出像素315-41时，每一像素的横向尺寸优选地不超过约250μm，使得可在约10ns或更少时间内将电子驱动到位于中央的浮动扩散区FD。对于较低速度操作，可接受大于250μm的像素。对于以显著高于100MHz的速度的操作，小于250μm的像素尺寸是优选的。

参考图3a的上部分，根据已知技术，将模/数转换器325-11到325-44与任选的信号处理电路328-1及任选的信号传输电路328-2一起制造于半导体衬底321上。在一个实施例中，为促进像素315-11到315-44与下文所论述的模/数转换器325-11到325-44之间的一对一信号连接，将模/数转换器325-11到325-44布置成大体上与由像素315-11到315-44形成的阵列图案(矩阵)成镜像的图案。由导体329将由模/数转换器325-11到325-44产生的数字值传输到处理电路328-1，处理电路328-1经配置以(例如)基于从传感器电路的相关联像素接收的数字化输出信号(图像数据)而计算入射电子的近似能量。举例来说，利用任选的高速数据传输电路328-2来将图像数据信号ID传输到外部处理系统(例如计算机)。

在一个实施例中，除模/数转换器325-xx的阵列之外，信号处理电路320包含处理电路328-1，其经配置以(例如)基于从传感器电路的相关联像素接收的数字化输出信号(图像数据)而计算入射电子的近似能量。在另一实施例中，信号处理电路320还包含高速数据传输电路328-2，其用于将图像数据信号ID传输到外部处理系统(例如计算机)。

再次参考图3a的下部分，由相关联传导路径(由虚线指示)将分别由像素315-11到315-44产生的每一输出信号OS11到OS44传输到安置于信号处理电路320上的相关联模/数转换器325-11到325-44。举例来说，像素315-11通过专用传导路径而将输出信号OS11传输到模/数转换器325-11，像素315-12将输出信号OS12直接传输到模/数转换器325-12，等等。在下文参考图3c所描述的优选实施例中，输出信号OS11到OS44可由金属垫、焊料球/焊料凸块或类似结构(其提供每一像素与其相关联模/数转换器之间的个别信号路径)传输。

如本文中所解释，每一像素具有多个信号或电连接，例如栅极、控制信号、电力供应器及接地。对于实际且具成本效益的组合件来说，互连密度将过高以致无法将这些信号中的每一者个别地连接到每一像素。优选地，这些信号中的大多数或全部一起连接于邻近像素之间且被置于方便位置，例如可形成外部电连接的传感器的边缘附近。举例来说，如图3a中所指示，由金属导体(信号线)319将信号RD、RG及VOD从控制电路区域318传输到每一行中的像素。在实际装置中，可存在一起连接于像素之间的三个以上信号，但此处展示三个信号来说明原理。可使用接线、焊料球或焊料凸块(如下文参考图3c所描述)或其它技术来形成到信号(例如RD、RG及VOD)的外部连接。如图3a中所展示，可在一个方向(例如所展示的水平方向)上主要地或排他地形成信号之间的连接以简化互连且允许仅使用单个金属层。可使用(例如)传感器的作用区域外的足够大区域或使用两个或两个以上金属层来在两个维度上容易地形成互连(如果可调整额外成本)。

与传感器电路310的共享信号线相比，如图3a的上部分处所指示，信号处理电路320的每一模/数转换器325-11到325-44通过个别导体(信号线)329而耦合到处理电路328-1以使数据转移及处理最大化。

图3c说明包括电子传感器310A、ASIC(信号处理电路)320A及衬底301的示范性电子检测器300A。衬底301对电子检测器300A提供机械支撑且允许到电子检测器300A的外部电连接(未展示)。衬底301可包括硅或陶瓷材料。将电子传感器310A及ASIC 320A制造于单独硅衬底(晶粒或芯片)上，接着，使所述单独硅衬底堆叠于彼此的顶部上，如图中所展示。替代地，可将电子传感器310A及ASIC 320A放置于衬底301的相对侧上或并排放置于衬底301上(未展示)。电子传感器310A优选地是类似于图3a及3b中所说明的多像素电子传感器的多像素电子传感器，且甚至更优选地包含例如下文(例如)参考图4a及4b所描述的像素的像素。在操作期间，电子检测器300A经定位使得电子敏感表面312-ES面向样本或其它电子源，借此所检测的电子入射于电子敏感表面312-ES上且如本文中所描述那样被检测。

电子传感器310A通过焊料球或焊料凸块306而电连接到ASIC 320A。在优选实施例中，由相关联焊料球/焊料凸块306将由电子传感器310A的每一像素315产生的输出信号传输到ASIC 320A的相关联模/数转换器325。举例来说，由相关联导体将由像素315-11产生的输出信号OS11传输到安置于传感器310A的下表面上的第一垫309，且由相关联焊料球/焊料凸块306-11将输出信号OS11从第一垫309传输到安置于ASIC 320A上的第二垫，输出信号OS11从所述第二垫传输到相关联模/数转换器325-11的输入端子。还可使用一或多个焊料球/焊料凸块306来将信号从ASIC 320A(例如，从电路328)传输到传感器310A的控制电路318。这些球或凸块还对电子传感器310A提供机械支撑且提供到电子传感器310A的热传导性。焊料球或焊料凸块可代以用于将电子传感器310A直接安装到衬底301(未展示)。还可将金属垫提供于电子传感器310A上以使接线能够提供到电子传感器310A(例如，到电子传感器310A的表面312-ES)的电连接。

ASIC 320A可直接安装到衬底301(如图中所展示)，或可通过焊料球或焊料凸块而安装及电连接到衬底301(未展示)。如果ASIC 320A包含硅通孔，那么可将焊料球或焊料凸块用于ASIC 320A的两侧上。金属垫307及327及/或接线339可用于形成ASIC 320A与衬底301之间的电连接。可在传感器310A与衬底301之间形成类似接线连接，或可通过ASIC 320A而形成衬底301与传感器310A之间的所有连接。ASIC 320A可包括单个ASIC或两个或两个以上ASIC。举例来说，在一个实施例中，ASIC 320A可包括两个ASIC，一个ASIC主要含有模拟功能且另一ASIC主要含有数字功能。额外集成电路(例如光纤传输器或光纤接收器(未展示))也可安装于衬底301上。

ASIC 320A优选地包含模/数转换器325，其经配置以使来自电子传感器310A的像素315的输出信号数字化。在一个实施例中，ASIC 320A包含用于每一像素315的一个模/数转换器325，使得可使所有像素315高速地(例如，以100MHz或更高的速度)并行数字化。每一像素315可使用高数字化速率(例如100MHz或更高)来每时钟周期至多检测若干个电子，因此，每一模/数转换器325可仅需要8个、6个或更少个位。设计具有较小数目个位的转换器来高速操作是较容易的。具有较小数目个位的模/数转换器可占据硅的小区域，从而使一个ASIC上实际上拥有较大数目个转换器，例如1024或更大。

ASIC 320A优选地实施图2中所展示的方法的部分。举例来说，当将电子检测器320A用作为反向散射电子检测器时，ASIC 320A可实施步骤208，或当将所述电子检测器用作为次级电子检测器时，ASIC 320A可实施步骤212。ASIC 320A可进一步并入电路来产生图2中所描述的第一像素时钟信号或第二像素时钟信号，或可从外部电路接收像素时钟信号。

当将电子检测器300A用作为次级电子检测器时，ASIC 320A可实施结果类似于由上文所引用的'791专利中的电子光学器件实施的次级电子解扫描的次级电子解扫描。ASIC 320A可加总对应于从样本发射到一个角度范围的次级电子的来自像素群组的信号且将所述总和输出为一个信号。随着电子束偏转改变，ASIC 320A可在大致对应于相同角度范围的改变偏转下加总不同的像素群组。由于使用相同主时钟来产生或同步化电子束偏转且产生或同步化第一像素时钟及第二像素时钟，所以ASIC 320A具有调整将哪一群组的像素加总在一起以与电子束偏转扫描同步所需的时序信息。

当电子电流较低且像素时钟速率足够高使得每像素的平均电子数显著小于一时，可使用在像素时钟周期的单个周期中于单个像素中所收集的电荷来确定是否在所述时钟周期中于所述像素中检测到电子，且如果已检测到，那么确定所述电子的近似能量。实现此能力需要电子传感器表面上的硼涂层。如果无硼涂层，那么当入射电子能量小于约1keV时，每入射电子产生少量电子或不产生电子。如果具有约5nm厚硼涂层，那么每入射1keV电子产生约100个电子。如果浮动扩散区电容足够小以每电子产生大于约10μV，那么可检测到此信号高于噪声电平。在一个实施例中，浮动扩散区电容足够小，使得浮动扩散区每电子产生大于约20μV。对于这些低电平信号来说，重要的是由尽可能短的路径将每一像素耦合到对应模/数转换器以使噪声电平保持较低且使杂散电容保持较低。将电子传感器直接附接到ASIC允许从每一像素到对应模/数转换器的极短路径。

当可检测到个别电子时，ASIC 320A可使用信号电平来确定所述电子的近似能量。ASIC 320A可根据入射电子的能量而进一步阈值化、计数或方格化入射电子以检测或分类样本上的缺陷或材料的一或多个类型。

图4a及4b分别是展示根据本发明的另一示范性特定实施例的电子传感器(例如上文参考图3a所描述的传感器310)的简化像素400的分解透视图及组装透视图。类似于上文所描述的像素，像素400优选地具有约200μm到约250μm之间的大小(标称横向尺寸)。

参考图4a，类似于上文所提及的所述像素特征，像素400包含：p型电子敏感层457A；n型埋入式沟道层455，其安置于p型电子敏感层457A上方；n+浮动扩散区FD，其形成于n型埋入式沟道层455中；放大器410；及任选纯硼层460，其安置于p型电子敏感层457A下方。

埋入式沟道层455及电子敏感层457A安置于外延硅层457中，使得埋入式沟道层455的上层面与外延硅层457的顶部(第一)表面457-S1重合(形成外延硅层457的顶部(第一)表面457-S1)，且电子敏感层457A包括安置于埋入式沟道层455与外延硅层457的底部(电子敏感)表面457-S2之间的外延硅层457的部分。外延硅层457具有优选地在约10μm到约100μm之间的厚度，且经轻微p掺杂使得在一个实施例中，电阻率在约10Ωcm到约2000Ωcm之间。较厚外延层提供更大机械强度，但可产生更大暗电流。厚于约20μm或约30μm的层可需要较低掺杂水平(较高电阻率)来在硅的块体中维持全耗尽状态。过低的掺杂水平并非优选的，因为其将导致较高暗电流。

通过使用已知技术扩散的n型掺杂而在外延硅层457的顶面457-S1下方产生埋入式沟道层455。埋入式沟道层455的掺杂浓度必须为大于外延硅层457中的掺杂浓度的数量级，使得外延硅层457在操作期间是全耗尽的。在一个优选实施例中，埋入式沟道层455中的n型掺杂剂的浓度是在约10¹⁶cm^-3到约5×10¹⁶cm^-3之间。

浮动扩散区FD包括安置于埋入式沟道层455中的相对较小n+掺杂区域，其经配置以响应于入射反向散射或次级电子而收集像素400中所产生的电子。在一个优选实施例中，浮动扩散区FD具有约1μm到约5μm之间的标称横向大小，且浮动扩散区FD中的n型掺杂剂的浓度是在约10¹⁹cm^-3到约10²¹cm^-3之间。使用已知技术来形成到浮动扩散区FD的连接以将存储电荷传输到放大器410。

纯硼层460优选地沉积于外延硅层457的背面或底面457-S2上。硼层460的厚度优选地在约2nm到约10nm之间，例如约5nm的厚度。如第13/792,166号美国专利申请案(如上文所引用)中所解释，在硼沉积过程期间，一些硼扩散数纳米到外延硅层457中以形成相邻于纯硼层460的薄极高掺杂p+层。此p+层对传感器的最优操作来说很重要。此p+层产生朝向埋入式沟道455驱动电子的电场，减小来自外延硅层457的背面的暗电流，且增加硅表面的传导性以允许传感器以高入射电子电流以及低电流运行。在一个实施例中，在纯硼层460的沉积期间，允许额外硼扩散到硅中。此可通过若干方法中的一者而完成。在一个示范性方法中，沉积比最终所要厚度厚的硼层(例如，当需要5nm最终厚度时，可沉积6nm到8nm层)，且接着通过使传感器保持于沉积温度或更高温度(例如，在约800℃到约950℃之间)下达数分钟而允许硼扩散到硅外延层457中。在另一示范性实施例中，可将数纳米厚的硼层沉积于硅上，接着，可在沉积温度或更高温度下驱入硼，且接着可沉积硼的最终所要厚度(例如5nm)。

根据本实施例的方面，放大器410形成于长形p阱区域459中及长形p阱区域459上方，p阱区域459从顶面457-S1垂直延伸到电子敏感层457A中，且从相邻于像素的中央区域C的点向外延伸(即，朝向n型埋入式沟道层455的外周边边缘455-OPE)。应注意，为描述目的，图4a中将p阱区域459展示为与硅外延层457分离，但事实上，p阱区域459包括硅外延层457的p型掺杂区域。在替代实施例中，p阱459完全含于像素400的方形周边边界内，或延伸越过周边边界(例如，到相邻像素中)。在一个实施例中，通过植入具有大体上高于硅外延层457中的掺杂剂浓度的浓度的硼而形成p阱459，且接着使放大器410的各种晶体管的n型沟道区域412形成于p阱459中，借此p阱459用于防止电子从外延硅层直接迁移到沟道区域412中。在一个实施例中，p阱在浮动扩散区及像素复位晶体管的沟道区域下方延伸(如下文参考图7所论述)以防止电子从外延硅层直接迁移到浮动扩散区中。

如图4a中所指示，一或多个电介质层454覆盖于埋入式沟道上。电介质层454可包括单个二氧化硅层、二氧化硅层的顶部上的氮化硅层、或二氧化硅层的顶部上的氮化硅层的顶部上的氧化硅层。个别层厚度可在约20nm到约50nm之间。

根据另一方面，像素400进一步包含电阻栅极451，其包括安置于电介质层454上且经配置以覆盖上表面457-S1的大部分的一或多个多晶硅或非晶硅栅极结构470。如图4a中所指示，电阻栅极451包含外周边边缘451-OPE，其大体上与像素400的周边对准(即，大体上与埋入式沟道层455的外周边边缘455-OPE对准)，且界定中央开口451-CO，使得电阻栅极451的内周边边缘451-IPE(即，栅极结构470的内边缘)大体上包围中央像素区域C且与中央像素区域C横向间隔开(例如图4b中所指示)。在一个实施例中，栅极结构470包括多晶硅，其具有相对较轻的掺杂水平(例如，具有高于约30Ω/cm的电阻率)，使得当在内周边边缘451-IPE与外周边边缘451-OPE之间施加减小电势差时，电阻栅极451产生相关联电场，所述电场以下文参考图5a及5b中所描述的方式使埋入式沟道层455中的电子朝向像素的中央区域C偏压。为促进操作电阻栅极451使得电子从像素400的所有周边横向区域朝向中央区域C偏压以由浮动扩散区FD收集，电阻栅极451还包含分别沿着且相邻于外周边边缘451-OPE及内周边边缘451-IPE安置于栅极结构470上的长形导体(例如金属导线)471及472。如下文所描述，将相对于长形导体472的负电势施加到长形导体471，例如-5V的电压。导体471与472之间的所得电势差在栅极结构470中的大体径向方向上产生减小电势(即，在内周边边缘451-IPE与外周边边缘451-OPE之间)，所述减小电势朝向浮动扩散区FD驱动埋入式沟道中的电子(参阅图4b)。到栅极结构470的额外连接可提供于导体471与472之间且保持具有介于施加到导体471及472的电势中间的电势以便修改电阻栅极451中的电势梯度。可在名称为“使用背侧照明的线性传感器的检验系统(Inspection System Using BackSide Illuminated Linear Sensor)”且由阿姆斯特朗(Armstrong)等人于2007年5月25日申请的第11/805,907号美国专利申请案中找到关于电阻栅极451的组成的额外细节。此专利申请案的全文以引用的方式并入本文中。

根据另一方面，像素400进一步包含一或多个任选的额外栅极结构，其安置于电阻栅极451与浮动扩散区FD之间以将电子进一步驱动到浮动扩散区FD上或控制何时将所述电子收集/积累于浮动扩散区FD上。举例来说，像素400包含C形高度掺杂多晶栅极结构453，其安置于电介质层454上及电阻栅极451的内周边边缘451-IPE内。可将恒定或切换电压施加到栅极结构453以控制及确保电荷从电阻栅极451下方的埋入式沟道层455的部分高效地转移到浮动扩散区FD。在下文参考图5a及5b所描述的一个实施例中，利用栅极结构453作为加总栅极，在复位期间将低电压(例如0V(相对于底面457-S2或硼层460))施加到所述加总栅极，且在读出期间将高电压(例如10V)施加到所述加总栅极。除加总栅极453之外，一或多个额外栅极(例如缓冲栅极、转移栅极及输出栅极)还可由放置于电阻栅极451与浮动扩散区FD之间的相关联额外栅极结构形成。此等栅极在CCD技术中为众所周知的且可在此电子传感器中以类似方式操作。参阅(例如)J.R.简西柯(J.R.Janesick)的“科学电荷耦合装置(Scientific Charge-Coupled Devices)”，国际光学工程学会报刊(SPIE Press)，2001年，第156页到第165页。

图4b展示部分组装状态中的简化像素400。如图中所指示，像素400的大部分(即，顶面457-S1的大部分)由形成电阻栅极451的非晶硅或多晶硅栅极结构470覆盖。为说明目的，将p阱区域459上方的暴露区域(由虚线框指示)指示为空的，但事实上，所述暴露区域包含与形成放大器410及复位晶体管RT的晶体管相关联的各种连接结构与栅极。下文参考图7来提供这些结构与栅极的示范性布局。在一个实施例(未展示)中，加总栅极453与电阻栅极451的内周边边缘451-IPE重叠(即，在电阻栅极451的内周边边缘451-IPE上延伸且由合适绝缘体分离以使加总栅极453及电阻栅极451的内周边边缘451-IPE保持电隔离)。此重叠布置防止两个栅极结构之间的间隙下方的硅中的边缘电场。这些边缘场可使电子困于埋入式沟道中或引起电子在非预期方向上移动。

图5a及5b是展示示范性检测/读出循环(操作)期间的像素400的简化横截面图，其中图5a描绘将浮动扩散区复位到复位电压(即，OS400等于复位电压电平VRST)期间的时间T0处或将浮动扩散区复位到所述复位电压之后的实时时间T0处的像素400，且图5b描绘以上文所描述的方式读出输出信号OS400时(即，OS400等于由在时间T0与T1之间积累于浮动扩散区FD上的电子的数目确定的电压电平VFD时)的随后时间T1处的像素400。应注意，图5a及5b中所展示的个别层未按比例绘制，而是经放大以更清楚地展示所述个别层。

参考图5a，优选地使由纯硼层460涂覆的背面保持具有类似于电阻栅极的外边缘的电势(例如，在所述实例中为0V)。由于硼是导电的且由于直接位于纯硼层460下方的硅高度掺杂有硼，所以背面可为充分导电的，使得连接到其的一个或若干位置处提供足够低阻抗的路径以以高入射电流(例如，约10nA到约50nA的电流)操作传感器。由这些电势差形成的电场朝向埋入式沟道455驱动由通过纯硼层460入射于传感器上的反向散射或次级电子产生于外延硅(电子敏感)区域457A中的电子(例如E460)，如由电子上的箭头所说明。由导体471及472将电势差施加到像素400的外边缘与栅极结构470的内边缘之间的电阻栅极451。在一个实例中，由导体471将0V施加到外边缘，且由导体472将5V施加到内边缘，如图中所展示。栅极结构470中的所得电势差产生电场，所述电场朝向像素400的中央驱动安置于埋入式沟道455中的电子(例如E451)(即，引起这些电子朝向浮动扩散区FD移动)。

在图5a及5b所描绘的实例中，使用加总栅极453来控制电子且将所述电子驱动到浮动扩散区FD中。举例来说，如图5a中所指示，当阻断电子到浮动扩散区FD的转移(例如，在复位期间)时，施加到加总栅极的电压显著低于施加到导体472的电压，借此电场防止电子容易地流动到浮动扩散区FD且引起所述电子积累于472下方的埋入式沟道455中(如由电子E451所指示)。相反地，如图5b中所指示，当将电子转移到浮动扩散区FD(例如，正好在读出之前)时，加总栅极453接收相对较高的正电势(相对于施加到导体472的电压，例如10V，其相对于施加到导体472的5V，如图中所展示)以引起导体472下方的电子(例如E453)朝向浮动扩散区FD移动。由于浮动扩散区FD充当电容器，所以在读出时浮动扩散区FD上的电压VFD随着更多电荷(电子)积累而变得更负。对于小信号，电压VFD的变化与积累电荷成比例(即，浮动扩散区FD的电容大体上是恒定的)，但随着电荷量增加，电容变化及电压增大不再是线性的。虽然线性体系中的操作通常是优选的，但在一个实施例中，可使用非线性体系中的操作来压缩高动态范围信号。由于敏感度(电荷到电压转换率)及速度取决于较小的浮动扩散区FD的电容，所以一般优选地使浮动扩散区FD保持与实际一样小且使连接到浮动扩散区FD的结构(其包含复位晶体管的沟道及到晶体管M1的栅极的连接)的大小(及因此电容)最小化。

应注意，上文实例中所引用的电压值仅为实例。可使用不同值，且最优值取决于包含传感器的所要操作速度、一或多个栅极的几何形状、掺杂分布及电介质层454的厚度的许多因素。还应注意，通常便于将传感器的背侧(即，电子敏感侧)界定为0V(应注意，如果使电子检测器在除接地之外的某电势处浮动，那么此电压可远离接地电势)，且导体471将优选地连接到类似电势。

在替代实施例中，不是切换复位晶体管及每一像素的各种栅极上的电压，而是使复位晶体管及各种栅极保持具有固定电势，使得外延硅(电子敏感)区域457A中所产生的电子可连续流动到浮动扩散区FD。在此模式中，必须使复位栅极RG(图3b)上的电压保持为引起复位晶体管RT处于高电阻、部分导电状态(例如，约500kΩ到数个MΩ之间的沟道电阻)中而非“切断”(其对应于数百个MΩ或更高的沟道电阻)或“接通”(其对应于数个kΩ或更低的沟道电阻)中的电压。

在此实施例中，必须使电阻栅极451的内周边边缘与浮动扩散区FD之间的栅极各自保持具有依次变高电压(全部高于导体472的电压)，使得埋入式沟道455中的电子将被朝向浮动扩散区FD驱动。举例来说，如果导体472具有5V的电势，那么可使加总栅极453保持具有6V的电压。如果电阻栅极451的内周边边缘与加总栅极453之间存在另一栅极(未展示)，那么可使所述另一栅极(例如)保持具有6V且使加总栅极453保持具有7V。必须使复位漏极RD保持具有显著大于最内栅极(例如加总栅极453)的正电压以便使浮动扩散区FD保持具有相对于所有栅极的显著高电势以吸引埋入式沟道中的电子。举例来说，可使复位漏极RD保持具有15V。

应易于理解，复位晶体管RT的沟道及浮动扩散区FD的电容形成RC时间常数，其确定在电子到达浮动扩散区FD之后浮动扩散区FD上的电压如何快速地衰减回到复位漏极RD的电压。举例来说，如果模/数转换器以100MHz(即，每10ns一次)对每一像素进行取样，那么约20ns或约30ns的RC时间常数可为适当的。在此实例中，如果浮动扩散区的电容是约10fF，那么复位栅极RG的电压应经设置使得复位晶体管RT的沟道的电阻是约2.5MΩ以便给出约25ns的时间常数。

可由本文中所揭示的传感器进行此实施例，因为每一像素连接到其自身模/数转换器。在常规二维CCD或CMOS图像传感器中，需要存储电荷且在模/数转换器的数目小于像素的数目时连续读出电荷。此外，常规CMOS图像传感器使晶体管与栅极与表面沟道而非埋入式沟道一起使用。与埋入式沟道相比，表面沟道产生噪声且无法无损失地转移小电荷。

图6是展示部分像素400A的简化平面图，且特定来说，展示根据本发明的示范性特定实施例的包含由像素400A利用的浮动扩散区FD、放大器410A及复位晶体管RT的示范性布局。在一个实施例中，像素400A大体上相同于上文所描述的像素400(即，其中浮动扩散区FD位于像素400A的中央区域中)，因此，为简洁起见，省略像素400A的未说明部分。在图6中，掺杂区域(例如浮动扩散区FD)由点型阴影区域指示，导电结构(例如多晶硅或金属)由斜线区域指示，且垂直金属通孔由包含“X”符号的方框指示。应注意，各种放大器多晶硅或金属结构是分离的(即，不邻接)，且使用标准技术来图案化及互连各种放大器多晶硅或金属结构。在此实例中，复位晶体管RT直接安置于浮动扩散区FD下方，且放大器410A包含经连接且以类似于上文参考图3b所描述的方式的方式运行的晶体管M1、M2及M3。为清楚起见，省略与图6中所展示的结构相关联的额外连接及通孔。

参考图6的上部分，将浮动扩散区FD安置成相邻于p阱区域459A，p阱区域459A以上文所描述的方式形成且包含与复位晶体管RT及放大器410A的晶体管M1到M3相关联的各种n型沟道区域。举例来说，复位晶体管RT包含N型沟道区域412ART，其安置于直接位于浮动扩散区FD下方且连接到浮动扩散区FD的p阱区域459A中且接收复位电压RD，且包含由复位栅极信号RG控制的栅极结构。晶体管M1包含安置于p阱区域459A中的复位晶体管RT下方紧接处的N型沟道区域412AM1，且包含：栅极结构，其连接到浮动扩散区FD；漏极结构，其连接到系统电压VOD；及源极结构，其连接到晶体管M2的漏极结构及晶体管M3的栅极结构。晶体管M2包含安置于p阱区域459A中的晶体管M1下方紧接处的N型沟道区域412AM2，且包含连接到接地的栅极结构及源极结构。晶体管M3包含安置于p阱区域459A中的晶体管M2下方紧接处的N型沟道区域412AM3，且包含：漏极结构，其连接到系统电压VOD；及源极结构，其用于在类似于参考图3c所展示及所描述的布置的布置中通过金属垫或焊料球/焊料凸块406而将像素400A的输出信号OS400A传输到相关联模/数转换器。应注意，用于OS的金属垫可位于远离像素400A的中央的位置处，且在一个实施例中，可覆盖于一或多个相邻像素的部分上。

在一个实施例中，复位晶体管RT经控制以使用具有足够大的正值的复位栅极电压RG来使浮动扩散区FD放电到复位电压RD以接通复位晶体管RT。RD应具有比施加到各种像素栅极(例如上文参考图4a及4b所描述的电阻栅极451及加总栅极453)的电压大的正值。举例来说，参考图5b中所展示的实例(其中使用10V来控制加总栅极453)，复位漏极电压RD可具有约15V到约20V之间的电压值。需要周期性地接通复位晶体管RT以使已积累于浮动扩散区FD中的电子放电。当撞击像素的入射电子电流较小时，可无需在每次读出像素时使浮动扩散区放电(复位浮动扩散区)。当入射电流较高时，可需要每像素时钟周期复位浮动扩散区FD。

图7展示根据本发明的另一实施例而布置的部分简化示范性传感器700，且说明替代布局图案，其中像素740-1的p阱区域759-1延伸到否则由相邻像素740-2占据的空间中，且由像素740-1利用的至少一个控制信号连接到越过相邻像素740-2的信号线719-21。此实例中所论述的p阱区域及信号线以类似于上文分别参考图4a及3a所额外详细论述的p阱区域459及信号线319的方式形成及运行。应注意，金属线束719-1及719-2在所有其它结构上延伸，通过硼磷硅酸盐玻璃层或其它电介质材料而与下伏多晶硅结构(例如电阻栅极770-1)分离，且通过金属通孔(未展示)而连接到下伏结构。还应注意，为清楚及简洁起见，图7中省略上文所描述的像素740-1及740-2的若干结构。

如上文所提及，除中央区域(即，用于允许近接浮动扩散区)及其中形成p阱的区域之外，用于在每一像素中产生电阻栅极(及上文所论述的任何额外栅极，例如加总栅极453)的非晶或多晶栅极结构基本上完全覆盖像素区域。在上文参考图4a及4b所描述的实例中，p阱区域459完全安置于每一像素的方形边界内，因此，电阻栅极及加总栅极完全围绕像素400的剩余周边延伸。然而，在一些情况中，M3放大器晶体管需要引起其延伸超出下像素边界的宽度。

为容纳延伸的M3晶体管形状，传感器700的像素经配置以与相邻像素共享其空间的部分。明确来说，为提供空间用于其自身长形p阱区域759-1及从上方像素(未展示)向下延伸的p阱区域759-0的部分两者，像素740-1的电阻栅极结构770-1形成为大体上呈“H”形的图案。类似地，像素740-2的电阻栅极结构770-2形成为相同“H”形图案以容纳p阱759-1的下部分及p阱区域759-1的上部分。

也如上文所论述，传感器700的每一行中的像素共享沿整行延伸到周边定位控制电路(未展示)的共同信号线。在图7所展示的情况中，信号线束719-1在包含像素740-1的行上延伸，且信号线束719-2在包含像素740-2的行上延伸。归因于p阱区域延伸到相邻像素中，在一些情况中，能高效地提供来自在相邻像素上延伸的信号线束的信号连接。举例来说，信号线719-21通过导体719-21A而连接到安置于p阱区域759-1中的晶体管结构(未展示)，借此将信号(例如0V/接地)从越过相邻像素740-2的信号线束719-2提供到像素740-1。类似地，信号线束719-1的信号线719-11将信号提供到安置于p阱区域759-0中的晶体管结构(未展示)。

图7还描绘像素740-1及740-2中的焊料凸块/焊料球706-1及706-2的优选位置(即，位于每一像素区域的左下四分之一中)。应注意，像素740-1及740-2中的焊料凸块/焊料球706-1及706-2的所描绘大小大体上准确用于250μm标称横向(例如对角)像素大小及标准焊料凸块/焊料球。在具有不同大小像素或不同大小焊料球或焊料凸块的替代实施例中，垫及像素的相对大小可显著不同于图7中所说明的相对大小。

在实施例中，本文中所描述的电子检测器还可检测X射线。如果由样本发射的X射线具有足够能量(例如约1keV或更高的能量)，那么其可在被吸收于待检测的电子传感器中时产生足够电子。

本文中所描述的系统及方法可与下列各者中所描述的系统及方法中的任何者一起使用：名称为“倾斜成像扫描式电子显微镜(Tilt-Imaging Scanning Electron Microscope)”且由江(Jiang)等人于2013年3月18日申请的第2014/0151552号美国公开专利申请案；名称为“俄歇元素识别算法(Auger Elemental Identification Algorithm)”且由尼尔(Neill)等人于2013年6月7日申请的第2013/0341504号美国公开专利申请案；名称为“带电粒子能量分析仪(Charged-particle energy analyzer)”且由沙德曼(Shadman)等人于2011年3月17日申请的第2011/0168886号美国公开专利申请案；及名称为“在缺陷分类中使用设计信息及缺陷图像信息(Use of design information and defect image information in defect classification)”且由雅培(Abbott)等人于2009年2月16日申请的第2010/0208979号美国公开专利申请案。所有这些申请案以引用的方式并入本文中。

上文所描述的本发明的结构及方法的各种实施例仅说明本发明的原理且不希望将本发明的范围限于所描述的特定实施例。举例来说，像素内的结构的大小、形状及布局可显著不同于本文中所展示的大小、形状及布局。举例来说，单一像素中的放大器可包括一个、两个或三个级。可使用更多或更少栅极来控制电荷到浮动扩散区的转移。电子检测器内的ASIC可进一步包括FPGA或数字信号处理器以实施用于处理或分析来自检测器的信号的算法。ASIC还可包含串行传输器电路及/或串行接收器电路以将数据发送到图像处理计算机及/或接收命令。

因此，本文中所描述的扫描式电子显微镜、传感器及方法不希望受限于所展示及所描述的特定实施例，而是应被赋予与本文中所揭示的原理及新颖特征一致的最广范围。