技术领域本发明涉及显示技术领域，特别是涉及一种阵列基板及其制造方法、包含该阵列基板的显示面板和显示装置。
背景技术：
如今，随着科技的进步，人类对于显示技术也产生了更高的需求，显示器的分辨率正在逐步提升，高清、超高清、全高清、视网膜技术、2K、4K、8K、10K等名词开始不断地进入人们的生活当中。PPI(PixelsPerInch，像素密度)所表示的是每平方英寸所拥有的像素数量。因此PPI数值越高,即代表显示屏能够以越高的密度显示图像。市场上对显示器PPI的需求越来越高，像素面积越来越小，但是像素电路却越来越复杂，复杂的像素电路和高PPI的走线排布使得机台工艺制备面临着巨大的挑战。这是因为显示面板的像素驱动电路是由多个呈阵列排布的薄膜晶体管(TFT)以及位于各个TFT间隙的用于向各TFT传输控制信号的信号传输走线组成。TFT一般是包含有源层、栅极层、源极漏极层的多层结构，而信号传输走线一般做在TFT阵列基板的最上面一层，也即与TFT的源极漏极位于同一层，因而随着PPI的提升以及像素电路的复杂化，TFT阵列最上面一层的布线压力也变得越来越大。另一方面，在现有的TFT阵列基板工艺制程中，当需要对位于不同膜层的导电部件进行电连接时，就需要通过过孔实现。很多情况下，位于同一膜层的导电部件需要分别同位于其他不同层的导电部件进行电连接，也即所需要刻蚀的过孔的深度所穿过的膜层数目不同，这就导致了过孔深浅不同，这些深浅孔如果是在同一道工序下完成，会导致打孔深度较浅的过孔的孔径变大。过孔的孔径变大对于减少高PPI显示基板的布线压力同样是即为不利的。同时，由于生产机台自身能力和对位偏差的限制，为了使通孔正常工作，需要深浅孔的孔径足够的大，且金属层完全覆盖连接孔。这导致通孔上的金属层面积变大，不利于高PPI的走线排布。为了保证不同深度孔刻蚀后尺寸相同，就需要考虑深浅的补偿问题，但是，工艺流程的变动、机台波动和制程本身存在的波动，都会影响补偿设计的实效和成本，因此，需要寻求一种阵列基板设计方法，避免或者减小深浅孔带来的工艺问题，同时能够极大程度地减轻TFT阵列最上面一层的布线压力，推动显示面板向更高PPI的发展。
技术实现要素：
有鉴于此，本发明提供一种阵列基板及其制造方法、包含该阵列基板的显示面板和显示装置。本发明提供了一种阵列基板，包括：基底；设置于基底一侧的第一功能层；设置于所述第一功能层远离所述基底一侧的第一绝缘层；设置于所述第一绝缘层远离所述基底一侧的第二功能层；设置于所述第二功能层远离所述基底一侧的第二绝缘层；设置于所述第二绝缘层远离所述基底一侧的第三功能层；设置于所述第三功能层远离所述基底一侧的第三绝缘层；设置于所述第三绝缘层远离所述基底一侧的第四功能层；以及多个过孔，用于使得不同的功能层之间进行电连接；其特征在于：任意一个所述过孔的打孔深度不超过相邻两层所述绝缘层的厚度。同时，本发明还提供了一种阵列基板的制作方法，其特征在于，包括：提供一基底；在所述基底上沉积图案化的第一功能层；在所述图案化的第一功能层上沉积第一绝缘层；在所述第一绝缘层上沉积图案化的第二功能层；在所述图案化的第二功能层上沉积第二绝缘层；对所述沉积有第二绝缘层的基底进行刻蚀处理，形成贯穿所述第一绝缘层和所述第二绝缘层的第一类过孔；在所述第二绝缘层上沉积图案化的第三功能层，所述第一类过孔使得至少部分所述图案化的第一功能层同至少部分所述图案化的第三功能层电连接；在所述图案化的第三功能层上沉积第三绝缘层；对所述沉积有第三绝缘层的基底进行刻蚀处理，形成贯穿所述第三绝缘层的第二类过孔；在所述第三绝缘层上沉积图案化的第四功能层，所述第二类过孔使得至少部分所述图案化的第四功能层同至少部分所述图案化的第三功能层电连接。在此基础上，本发明还提供了一种显示面板，该显示面板包含上述的阵列基板，以及位于阵列基板上的发光功能层。最后，本发明还提供了一种包含上述显示面板的显示装置。与现有技术相比，本发明至少具有如下突出的优点之一：1、本发明所提供的阵列基板采用分段刻蚀，更容易管控孔径的大小，能够避免或降低深浅孔导致的膜层布线空间损失不同的问题，减小连接孔带来的布线空间损失，进而使得金属层面积减小，避免短路，提高生产良率；2、本发明所提供的阵列基板金属层面积更小，过孔可以灵活设置于不同的位置，同时可以通过过孔对位于不同金属层的走线进行连接，因此可以最大化的利用版图面积，阵列基板的版图布线具有极大的灵活性，非常便捷。3、本发明所提供的阵列基板金属层面积更小，过孔可以灵活设置于不同的位置，同时可以通过过孔对位于不同金属层的走线进行连接，因此可以最大化的利用版图面积，对于实现高PPI的版图设计也具有明显的优势。4、本发明所提供的阵列基板由于连接孔具有更小的布线空间损失，同时可以将版图走线分设于不同金属层并通过过孔进行电连接，因而像素显示区域的尺寸和/或外围区域所占的面积可以做的更小，有利于显示面板的窄边框设计。附图说明图1是现有技术中一种LTPS阵列基板的局部剖面示意图；图2是本发明的一个实施例所提供的一种LTPS阵列基板的局部剖面示意图；图3是图1中的过孔101同图2中的过孔203的尺寸对比示意图；图4是现有技术中一种LTPS阵列基板的版图布线的局部俯视图；图5是本发明的一个实施例对图4中的版图布线进行改进后所得到的一种LTPS阵列基板的版图布线的局部俯视图；图6是本发明的又一实施例所提供的一种LTPS阵列基板的局部剖面示意图；图7是本发明的再一个实施例所提供的一种LTPS阵列基板的局部剖面示意图；图8是本发明的又一实施例所提供的一种LTPS阵列基板的局部剖面示意图；图9是本发明的再一个实施例所提供的一种LTPS阵列基板的局部剖面示意图；图10是本发明的又一实施例所提供的一种LTPS阵列基板的局部剖面示意图；图11是本发明的再一个实施例所提供的一种LTPS阵列基板的局部剖面示意图；图12是本发明的又一实施例所提供的一种LTPS阵列基板的局部剖面示意图；图13是图7所示的LTPS阵列基板的制备方法流程图；图14是本发明的一个实施例所提供的一种液晶显示面板的结构示意图；图15是本发明的又一个实施例所提供的一种OLED显示装置示意图；具体实施方式为使本发明的上述目的、特征和优点能够更为明显易懂，下面将结合附图和实施例对本发明做进一步说明。需要说明的是，在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。在介绍本发明的各实施例之前，首先对现有技术中常见的一种阵列基板的结构做一简单的介绍。请参考图1，图1是现有技术中一种LTPS(低温多晶硅，LowTemperaturePoly-Silicon)阵列基板的局部剖面示意图。该LTPS阵列基板包括基底01，设置于基底01一侧的第一功能层02，设置于第一功能层02远离基底01一侧的第一绝缘层03，设置于第一绝缘层03远离基底01一侧的第二功能层04，设置于第二功能层04远离所述基底01一侧的第二绝缘层05，设置于第二绝缘层05远离基底一侧的第三功能层06，设置于第三功能层06远离基底01一侧的第三绝缘层07，设置于第三绝缘层07远离基底01一侧的第四功能层08。如图1所示，该LTPS阵列基板还包括至少一个第零号晶体管和至少一个第零号存储电容(图1中未标记出)，其中，第零号晶体管的源极081和漏极082位于第四功能层08，其栅极041位于第二功能层04，同时其有源层021位于第一功能层02。第零号存储电容的第一电极042位于第二功能层04，第二电极061位于第三功能层06。第零号晶体管的源极081和漏极082分别通过贯穿第一绝缘层03、第二绝缘层05和第三绝缘层07的两个过孔101同有源层021电连接，第零号晶体管的漏极082还通过同时贯穿第二绝缘层05和第三绝缘层07的过孔102同第零号存储电容的第一电极042电连接，此外，第零号存储电容的第二电极061通过贯穿第三绝缘层07的过孔103电连接至位于第四功能层08的导通部083，该导通部083可以是位于第四功能层的金属导线的一部分，也可以是另一个晶体管的源极或漏极，也可以是因实际需要产生的其他电连接形式。可以看出，如图1所示的LTPS阵列基板的过孔10同时具有三种不同深度，并且在制备的过程中，这些过孔都是经过一次刻蚀形成的。也即，在如图1所示的LTPS阵列基板的制备过程中，需要通过一次刻蚀同时形成三种不同深度的过孔101，102和103，几种深度的孔一次形成，就会造成其刻蚀量不同，最终形成深浅孔大小和版图布线空间损失不一，同时深浅孔如果是在同一道工序下完成，会导致浅孔的CDloss增大，即孔径变大。而在膜层制备工艺过程中，再加上机台能力和对位偏差的限制，为了使通孔正常工作，需要深浅孔的孔径足够的大，且金属层完全覆盖连接孔，这导致通孔上的金属层面积变大，不利于高PPI的版图布线。此外，如图1所示的LTPS阵列基板，其扫描线，数据线，电平信号线等信号走线均位于第四功能层08，随着市场上对显示器PPI的需求越来越高，像素面积越来越小，但是像素电路却越来越复杂，目前的机台工艺无法实现复杂电路和高PPI的版图布线需求。为了解决现有技术中的上述诸多不足之处，本发明的实施例提供了一类新的阵列基板，这些阵列基板的制备方法，以及包含该类阵列基板的至少其中之一的显示面板和显示装置。请参考图2，图2是本发明的一个实施例所提供的一种LTPS阵列基板的局部剖面示意图。如图2所示的LTPS阵列基板包括基底11，设置于基底11一侧的第一功能层12，设置于第一功能层12远离基底11一侧的第一绝缘层13，设置于第一绝缘层13远离基底11一侧的第二功能层14，设置于第二功能层14远离所述基底11一侧的第二绝缘层15，设置于第二绝缘层15远离基底一侧的第三功能层16，设置于第三功能层16远离基底11一侧的第三绝缘层17，设置于第三绝缘层17远离基底11一侧的第四功能层18，以及多个过孔，用于使得不同的功能层之间进行电连接，其中任意一个所述过孔的打孔深度不超过相邻两层所述绝缘层的厚度。如图2中的多个过孔包括过孔201、202、203、204、和205，且过孔201和202贯穿第一绝缘层13和第二绝缘层15，过孔203和204贯穿第三绝缘层17，过孔205同时贯穿第二绝缘层和第三绝缘层，任意一个过孔的打孔深度不超过相邻两层绝缘层的厚度，也即任意一个过孔贯穿的绝缘层的层数不超过两层。本发明实施例所提供的LTPS阵列基板，各绝缘层以及各功能层可以为单层结构，也可以为由多个子层构成的多层结构。也即各绝缘层可以是经过一次沉积形成的单层绝缘膜层，也可以是由经过多次沉积依次形成的多个子绝缘层构成的多层结构，形成各子绝缘层的材料可以相同，也可以不相同，具体视情况而定。各功能层可以是经过一次沉积形成的单层结构的功能层，也可以是由经过多次沉积依次形成的多个子功能层构成的多层结构，其中形成各子功能层的材料可以相同，也可以不相同，具体视情况而定。例如，在本发明的一种可能的实现方式中，第一绝缘层13为SiOx/SiNx(氧化硅/氮化硅)层，其中SiOx子绝缘层位于基板11和SiNx子绝缘层之间；第二绝缘层15的材料为SiNx，第三绝缘层17为SiOx/SiNx(氧化硅/氮化硅)层，其中SiOx子绝缘层位于第二绝缘层15和SiNx子绝缘层之间；第一功能层12为低温多晶硅层，第二功能层14为金属钼层，第三功能层16为金属钼层，第四功能层18为Ti/Al/Ti(钛/铝/钛)金属层，也即第四功能层18为分别由Ti，Al和Ti三种材料构成的三个子功能层组成。以上仅是本发明的一种可能的情形，本发明的实施例还有其他实现方式，在此不进行赘述。如图2所示的LTPS阵列基板，在一种可选的实现方式中，第一功能层12的材料为半导体，第二功能层14，第三功能层16和第四功能层18的材料为金属。此外，上述各功能层的材料也可以是其他任何的半导体或导体材料，具体视情况而定，本发明对此不作限定。本发明的实施例中，第一绝缘层的厚度为100-200纳米，第二绝缘层的厚度为50-150纳米，第三绝缘层的厚度为200-700纳米。此处的膜层厚度范围代表了本发明各绝缘层的可选厚度范围，各膜层的厚度可以为上述各厚度范围内的任意值，实际应用中，各绝缘膜层的厚度可以根据具体情况而定。如图2所示的LTPS阵列基板，还包含第一晶体管，所述第一晶体管的半导体层121位于第一功能层12，第一晶体管的栅极141位于第二功能层14，第一晶体管的源极181和漏极182位于第四功能层18。第三功能层16包括第一导通部161和第二导通部162，该LTPS阵列基板的过孔包括贯穿第一绝缘层13和所述第二绝缘层15的第一过孔201和第二过孔202，以及贯穿所述第三绝缘层17的第三过孔203和第四过孔204。第一晶体管的源极通过所述第三过孔203电连接至所述第一导通部161，同时所述第一导通部161通过所述第一过孔201电连接至所述第一晶体管的半导体层121；所述第一晶体管的漏极182通过所述第四过孔204电连接至所述第二导通部162，同时所述第二导通部162通过所述第二过孔202电连接至所述第一晶体管的半导体层121。相对于现有的LTPS阵列基板，本发明实施例所提供的阵列基板采用分段刻蚀。可以进一步地参考图3，图3是图1中的过孔101同图2中的过孔203的尺寸对比示意图，也即采用本发明实施例中的分段刻蚀方式，与现有技术的一次性贯穿三层绝缘层的打孔方式在第四功能层留下的孔的尺寸对比。其中a为现有技术的一次性贯穿三层绝缘层的打孔方式在第四功能层留下的孔的孔径，b为采用分段刻蚀方式在第四功能层留下的孔的孔径，可见a＞b，因此采用分段刻蚀更容易管控孔径的大小，能够避免或降低深浅孔导致的膜层布线空间损失不同的问题，减小连接孔带来的布线空间损失，进而使得金属层面积减小，避免短路，提高生产良率；同时本发明实施例所提供的阵列基板由于连接孔具有更小的布线空间损失，因而像素显示区域的尺寸和/或外围区域所占的面积可以做的更小，有利于显示面板高PPI的版图设计和窄边框设计。图2所示本发明的上述实施例的LTPS阵列基板，还包括第一电容，以及贯穿所述第二绝缘层和所述第三绝缘层的第五过孔205，所述第一电容具有位于所述第二功能层的第一电极142，以及位于所述第三功能层的第二电极163，第一电极142通过所述第五过孔205电连接至所述第一晶体管的漏极182。在本发明的其他可实现方式中，第一电极142通过过孔电连接至第一晶体管的源极，具体视情况而定。需要指出的是，本实施例中，第一电容的第二电极163并没有通过过孔电连接到其他功能层，此处，第一电容的第二电极163连接至电路其他元件的方式是通过在第三功能层进行布线的方式，同电路中的晶体管，电容，信号线等进行连接。即版图走线分设于不同功能层，从而减缓了第四功能层的布线压力。请参照图4和图5，图4是现有技术中一种LTPS阵列基板的版图布线的局部俯视图，图5是本发明的一个实施例对图4中的版图布线进行改进后所得到的一种LTPS阵列基板的版图布线的局部俯视图。如图4所示的阵列基板，包含电容C1，晶体管T1、T2、T3，可以看出，按照图4的版图布线方式，基板上所有元器件的电极引线，数据线等信号线均设置于最上方的第四功能层，这就对第四功能层的版图设计带来了巨大的困难，对于高PPI显示面板和面板的窄边框化设计极为不利。根据本发明内容对图4的版图布线进行改进，得到图5的版图布线示意图。可以看到，由于将图4中位于第四功能层的信号线L1和L3设置在第三功能层，利用第三功能层的冗余空间来承担一定的版图布线，从而缓和了第四功能层的版图布线拥挤程度。缓和的布线压力使得同样的面积内，可以接入更多的驱动元件，因此如图5所示，晶体管T4可以增设到图示的版图范围内，其中T4的漏极可以通过位于第四功能层的信号线L5外接出去，T4的栅极则通过位于第三功能层的信号线L4连接至其他的电路元件，其中信号线L5和L2在垂直于基板方向上的投影可以相互有交叠，信号线L4亦可以同位于第四功能层的用于连接晶体管T1漏极和晶体管T2源极的信号线在垂直于基板方向上的投影有交叠。这样通过将版图走线分设于不同金属层并通过过孔进行电连接，因此可以最大化的利用版图面积，阵列基板的版图布线具有极大的灵活性，非常便捷，同时像素显示区域的尺寸和/或外围区域所占的面积仍旧可以做的更小，有利于显示面板高PPI和窄边框的版图设计。在本发明的其他一些实现方式中，第一电容的电极引出方式还可以有其他变形。图6是本发明的又一实施例所提供的一种LTPS阵列基板的局部剖面示意图，与图2的区别在于，图6所示的LTPS阵列基板还包括贯穿所述第三绝缘层的第六过孔206，以及位于所述第四功能层的第三导通部283，第一电容的第二电极通过所述第六过孔206电连接至所述第三导通部283。本发明的上述实施例的第一电容的电极引出方式还可以如图7所示的那样，图7是本发明的再一个实施例所提供的一种LTPS阵列基板的局部剖面示意图，该LTPS阵列基板包括贯穿所述第二绝缘层的第七过孔207，以及位于所述第三功能层的第四导通部364，第一晶体管的漏极182通过过孔205电连接至第一电容的第一电极342，所述第一电容的第一电极342还通过所述第七过孔207电连接至所述第四导通部364，其中第一电容的第二电极363同上述第四导通部364分别位于第五过孔205的两侧。这样灵活的电容电极位置设置以及电容引线连出方式，是具体结合基板的版图走线设计进行优化设置的。实际应用中电容电极位置设置以及电容引线连出方式可以不局限于上述实施例，可以有其他多种变形，都在本发明的保护范围之内。此外，图7所示的LTPS阵列基板不同于前述实施例之处还在于，第一晶体管中的第一过孔201和第三过孔203的位置可以有多种变化。本实施例中第一过孔201和第三过孔203在基底上的投影的重心不重合，也即两者在竖直方向上的中垂线不重合。实际上，本发明所提供的阵列基板的任意两个过孔在所述基底上的投影的重心都可以不重合。通过将过孔灵活设置于不同的位置，同时可以通过过孔对位于不同金属层的走线进行连接，因此可以最大化的利用版图面积，阵列基板的版图布线具有极大的灵活性，非常便捷，并且有利于显示面板高PPI和窄边框的版图设计。本发明实施例所提供的阵列基板，除了可以包含第一晶体管外，还可以包含第二晶体管，如图8是本发明的又一实施例所提供的一种LTPS阵列基板的局部剖面示意图。该LTPS阵列基板包括第二晶体管，和贯穿第二绝缘层和第三绝缘层的第八过孔208，所述第二晶体管的半导体层位于所述第一功能层，所述第二晶体管的栅极位于所述第二功能层，所述第二晶体管的源极和漏极位于所述第四功能层，所述第一晶体管的源极或漏极通过所述第八过孔同所述第二晶体管的栅极442电连接。需要说明的是，根据图8，第二晶体管的栅极442是通过第八过孔208电连接至位于第四功能层的第五导通部484，其中第五导通部可以是所述第一晶体管的源极/漏极的一部分，也可以是同第一晶体管的源极/漏极电连接的信号线的一部分，从而实现将所述第一晶体管的源极或漏极通过所述第八过孔同所述第二晶体管的栅极442电连接。LTPS阵列基板除了包含多个第一晶体管外，还包括第三晶体管，以及贯穿所述第二绝缘层和所述第三绝缘层的第九过孔209。如图9所示为本发明的再一个实施例所提供的一种LTPS阵列基板的局部剖面示意图，所述第三晶体管的半导体层521位于所述第一功能层，所述第三晶体管的栅极542位于所述第二功能层，所述第三晶体管的源极563和漏极564位于所述第三功能层，第三晶体管的源极563和漏极564分别通过第十二过孔212和第十三过孔213同半导体层521电连接，第一晶体管的漏极564通过所述第九过孔209同所述第三晶体管的栅极542电连接。同时本发明的上述实施例的第三晶体管的源极563和漏极564同电路中其他元件或信号线的连接方式，可以如图9和图10所示。图9是本发明的再一个实施例所提供的一种LTPS阵列基板的局部剖面示意图。该LTPS阵列基板还包括贯穿所述第三绝缘层的第十过孔210，以及位于所述第四功能层的第五导通部584，所述第三晶体管的源极或漏极通过所述第十过孔210电连接至所述第五导通部584。图10是本发明的再一个实施例所提供的一种LTPS阵列基板的局部剖面示意图。该LTPS阵列基板还包括贯穿所述第二绝缘层的第十一过孔211，以及位于所述第二功能层的第六导通部643，所述第三晶体管的源极或漏极通过所述第十一过孔211电连接至所述第六导通部643。在本发明的其他一些可实现方式中，也可以是形成如图11和图12所示形式的阵列基板。图11是本发明的再一个实施例所提供的一种LTPS阵列基板的局部剖面示意图，图12是本发明的又一实施例所提供的一种LTPS阵列基板的局部剖面示意图。图11所示的LTPS阵列基板包含第四晶体管和第五晶体管，其中第四晶体管和第五晶体管同前述第三晶体管具有近似的结构，其半导体层均位于所述第一功能层，栅极位于所述第二功能层，源极和漏极位于所述第三功能层。其区别点在于第四晶体管的源极761通过第15过孔215同位于第四功能层的第六导通部781电连接，第四晶体管的漏极762同第五晶体管的源极763在第三功能层直接电连接，第五晶体管的漏极764通过第十四过孔214电连接至位于第四功能层的第七导通部782。其中，第十五过孔215与位于第四晶体管源极761下方的过孔在基底上的投影的重心不重合。图12所示的LTPS阵列基板包含第四晶体管和第二存储电容，其中第四晶体管的漏极762通过贯穿第二绝缘层的第十六过孔216同第二存储电容的第一电极842电连接，第二存储电容的第二电极863通过第十七过孔同位于第四功能层的第八导通部882电连接。上述本发明实施例所提供的阵列基板通过将版图走线分设于不同金属层并通过过孔进行电连接，因此可以最大化的利用版图面积，阵列基板的版图布线具有极大的灵活性，非常便捷，同时像素显示区域的尺寸和/或外围区域所占的面积仍旧可以做的更小，有利于显示面板高PPI和窄边框的版图设计。此外，本领域内的技术人员应该理解，本发明所述阵列基板，可以是LTPS阵列基板，也可以是符合本发明所描述的基板结构的任何其他类型的阵列基板，例如可以是含有非晶硅薄膜晶体管的阵列基板，含有氧化物薄膜晶体管的阵列基板等，本发明所述实施例只是以LTPS薄膜晶体管为例进行说明，不应该造成对本发明保护范围的限制。本发明的另一个实施例是以图7所提供的一种LTPS阵列基板的制作方法为例，提供了一种对本发明所提供的阵列基板的制作方法，包括：S01：提供一基底；S02：在所述基底上沉积图案化的第一功能层；S03：在所述图案化的第一功能层上沉积第一绝缘层；S04：在所述第一绝缘层上沉积图案化的第二功能层；S05：在所述图案化的第二功能层上沉积第二绝缘层；S06：对所述沉积有第二绝缘层的基底进行刻蚀处理，形成贯穿所述第一绝缘层和所述第二绝缘层的第一类过孔，同时形成贯穿第二绝缘层的第四类过孔；S07：在所述第二绝缘层上沉积图案化的第三功能层，所述第一类过孔使得至少部分所述图案化的第一功能层同至少部分所述图案化的第三功能层电连接，第四类过孔使得至少部分图案化的第三功能层同至少部分图案化的第二功能层电连接；S08：在所述图案化的第三功能层上沉积第三绝缘层；S09：对所述沉积有第三绝缘层的基底进行刻蚀处理，形成贯穿所述第三绝缘层的第二类过孔，同时形成贯穿第二绝缘层和第三绝缘层的第三类过孔；S10：在所述第三绝缘层上沉积图案化的第四功能层，所述第二类过孔使得至少部分所述图案化的第四功能层同至少部分所述图案化的第三功能层电连接，第三类过孔使得至少部分图案化的第四功能层同至少部分图案化的第二功能层电连接。其中，对所述沉积有第二绝缘层的基底进行刻蚀处理，形成贯穿所述第一绝缘层和所述第二绝缘层的第一类过孔，同时形成贯穿第二绝缘层的第四类过孔，所述的第一类过孔包括将第一导通部和第二导通部进行电连接的第一过孔201和第二过孔202，所述第四类过孔指将第四导通部364同第一晶体管的第一电极342电连接的第七过孔207。对所述沉积有第三绝缘层的基底进行刻蚀处理，形成贯穿所述第三绝缘层的第二类过孔，同时形成贯穿第二绝缘层和第三绝缘层的第三类过孔，所述的第二类过孔包括第三过孔203和第四过孔204，所述第四类过孔包括，将第一晶体管漏极182同第一电容的第一电极342电连接的第五过孔205。需要指出的是，此处的第一类过孔，第二类过孔，第三类过孔和第四类过孔是针对过孔所贯穿的层以及过孔刻蚀的先后顺序来归类的，与过孔的具体编号没有关系，编号不相同功能不同但是贯穿的同样的绝缘层的过孔在此归结为同一类过孔。图14是本发明的一个实施例所提供的一种液晶显示面板的结构示意图。其中901表示本发明所提供的一种阵列基板，902表示显示功能层，903表示彩色滤光片基板。需要指出的是，此处仅是以液晶显示面板为例。在本发明的其他一些实现方式中，采用本的阵列基板的显示面板还可以是AMOLED(有源矩阵型有机发光二极管，Active-matrixorganiclightemittingdiode)显示面板，PMOLED(无源矩阵型有机发光二极管，Passivematrixorganiclightemittingdiode)显示面板，电子纸等其他任何类型的显示面板。图15是本发明的又一个实施例所提供的一种OLED显示装置示意图，其中1001为所述OLED显示装置，1002为采用由本发明所提供的阵列基板的显示面板。本发明实施例所述显示装置可以包含任何采用由本发明所提供的阵列基板和显示面板所得到的显示发光装置。可以是电视、显示器、笔记本电脑、平板电脑、车载显示、工控显示、手机、数码相机、手表、手环、智能眼镜等任何的显示设备，包括但不限于上述终端显示装置。本发明所提供的阵列基板及其制备方法、显示面板和显示装置通过采用分段刻蚀，更容易管控孔径的大小，能够避免或降低深浅孔导致的膜层布线空间损失不同的问题，减小连接孔带来的布线空间损失，进而使得金属层面积减小，避免短路；将版图走线分设于不同金属层并通过过孔进行电连接，因此可以最大化的利用版图面积，阵列基板的版图布线具有极大的灵活性，非常便捷，同时像素显示区域的尺寸和/或外围区域所占的面积仍旧可以做的更小，有利于显示面板和显示装置高PPI和窄边框的设计。以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。