技术领域本发明涉及显示技术领域，尤其涉及一种显示基板及其制备方法、显示装置。
背景技术：
随着液晶显示技术的发展，对TFT(ThinFilmTransistor，薄膜晶体管)中半导体层的电子迁移率要求越来越高，低温多晶硅(LowTemperaturePolySilicon，LTPS)技术应运而生。TFT中的半导体采用LTPS半导体后，由于LTPS半导体材料的载流子迁移率非常高，像素写入速度得到了显示提升，从而可以将TFT的面积设置地更小、并且将阵列基板中的走线等结构设置地更细，以得到开口率更高的显示面板。为了使得具有LTPSTFT结构的阵列基板集成度更高，目前LTPSTFT结构的阵列基板通常采用CMOS(ComplementaryMetalOxideSemiconductor，互补金属氧化物半导体)结构，即在阵列基板的有效显示区域(ActiveArea，简称为AA)之外的周边电路中形成由NMOS(N-Metal-Oxide-Semiconductor，即N型金属-氧化物-半导体)和PMOS(P-Metal-Oxide-Semiconductor，即P型金属-氧化物-半导体)组成的互补式结构，从而能够将GOA(GateDriveronArray，阵列基板行驱动)电路集成在阵列基板中。其中，对应于PMOSTFT的栅金属图案(以下简称为Pgate)只设置在周边电路的GOA区域内，而对应于NMOSTFT的栅金属图案(以下简称为Ngate)不但形成在有效显示区域内，还设置在周边电路的GOA区域内。在目前的CMOS制造工艺中，由于PMOSTFT和NMOSTFT中的有源层掺杂离子不同，需要利用各自的栅金属图案作为掩膜进行不同的掺杂工艺，因此在未掺杂的LTPS上沉积一层栅金属层后，对应于PMOSTFT和NMOSTFT的Pgate和Ngate需要通过两次刻蚀工艺形成。这样一来，如图1所示，由于栅金属层第一次刻蚀时只刻蚀小面积区域以形成GOA区域内的Pgate(如图2(a)所示，此时AA区域只形成有挡光层11以及未掺杂的低温多晶硅有源层13)；而GOA区域内待形成的Ngate、与Ngate同层设置的位于周边电路的扇出(fan-out)区域内的数据线引线、大面积的AA区域内的Ngate以及AA区域内的与Ngate同层设置的公共电极线被光刻胶覆盖保护不进行刻蚀；而在栅金属层第二次刻蚀时，由于AA区域内的Ngate27(如图2(b)所示)和公共电极线是通过刻蚀大面积的栅金属层形成的，而位于AA区域之外的GOA区域内的Ngate和fan-out区域内的数据线引线23(如图2(c)所示)是通过刻蚀小面积的栅金属层形成的。这就导致在栅金属层的第二次刻蚀工艺中，受到刻蚀工艺的Loadingeffect(负载效应，即在同一刻蚀工艺下，大面积的刻蚀速率小于小面积的刻蚀速率)影响，AA区域内的Ngate和公共电极线的CDbias(CriticalDimensionbias，即关键尺寸偏差)为1.5μm左右，而GOA区内的Ngate、fan-out区域内的数据线引线CDbias会超过2.0μm，由于GOA区内的Ngate、fan-out区域内的数据线引线线宽本来就较窄，线与线之间的间距之和仅有5.5μm。这样就导致刻蚀小面积的金属线CDbias较大，导致刻蚀形成的线宽较原本设计的宽度较小，容易产生断线不良，影响显示产品正常产出率。
技术实现要素：
鉴于此，为解决现有技术的问题，本发明的实施例提供一种显示基板及其制备方法、显示装置，采用该制备方法得到的显示基板可以减少刻蚀走线出现关键尺寸偏差较大的问题，减小布线断路的产生，保证产品的正常产出率。为达到上述目的，本发明的实施例采用如下技术方案：第一方面、本发明实施例提供了一种显示基板的制备方法，所述显示基板包括周边电路区域和有效显示区域；所述制备方法包括：在衬底基板上方形成覆盖所述衬底基板的金属层；其中，所述金属层包括对应于所述周边电路区域的金属层第一部分和对应于所述有效显示区域的金属层第二部分；对所述金属层进行第一次构图工艺处理，以使得所述金属层第一部分刻蚀形成第一图案、所述金属层第二部分刻蚀形成第二图案；其中，所述金属层第一部分被刻蚀掉的区域面积与所述金属层第二部分被刻蚀掉的区域面积具有第一预设差值；对所述第一图案和所述第二图案进行第二次构图工艺处理，形成位于所述周边电路区域内的第三图案、位于所述有效显示区域内的第四图案；其中，所述第一图案被刻蚀掉的区域面积与所述第二图案被刻蚀掉的区域面积具有第二预设差值。优选的，所述显示基板具体为阵列基板；所述周边电路区域包括：GOA栅极驱动电路区域和扇出区域；所述GOA栅极驱动电路区域包括：对应于P型薄膜晶体管的第一子区和对应于N型薄膜晶体管的第二子区；所述有效显示区域包括：对应于N型薄膜晶体管的第三子区、对应于公共电极线的第四子区以及其他区域。作为一种可选的方式，所述制备方法包括：在衬底基板上方形成覆盖所述衬底基板的栅金属层；对所述栅金属层进行第一次构图工艺处理，在所述栅金属层对应于所述周边电路区域的栅金属层第一部分刻蚀形成第一图案、在所述栅金属层对应于所述有效显示区域的栅金属层第二部分刻蚀形成第二图案；其中，所述栅金属层第一部分被刻蚀掉的区域面积与所述栅金属层第二部分被刻蚀掉的区域面积具有第一预设差值；所述第一图案包括：位于所述第一子区内的第一栅图案、覆盖所述第二子区的第一保留图案和位于所述扇出区域的数据线引线的图案；所述第二图案包括：覆盖所述第三子区的第二保留图案、位于所述第四子区内的公共电极线的图案和位于所述其他区域的条形图案；在所述第一子区、所述数据线引线、所述公共电极线、所述第二子区对应于待形成的第二栅图案的区域以及所述第三子区对应于待形成的第三栅线的区域上形成光刻胶保护层，并对所述第一图案和所述第二图案未被所述光刻胶保护层覆盖的部分进行第二次构图工艺处理，形成位于所述第二子区内的第三图案、位于所述第三子区内的第四图案；其中，所述第一图案被刻蚀掉的区域面积与所述第二图案被刻蚀掉的区域面积具有第二预设差值；所述第三图案对应于所述第二栅图案；所述第四图案对应于所述第三栅线的图案。作为一种可选的方式，所述制备方法包括：在衬底基板上方形成覆盖所述衬底基板的栅金属层；对所述栅金属层进行第一次构图工艺处理，在所述栅金属层对应于所述周边电路区域的栅金属层第一部分刻蚀形成第一图案、在所述栅金属层对应于所述有效显示区域的栅金属层第二部分刻蚀形成第二图案；其中，所述栅金属层第一部分刻蚀掉的区域面积与所述栅金属层第二部分刻蚀掉的区域面积具有第一预设差值；所述第一图案包括：位于所述第一子区内的第一栅图案、覆盖所述第二子区的第一保留图案和位于所述扇出区域的数据线引线的图案；所述第二图案包括：覆盖所述第三子区的第二保留图案、覆盖所述第四子区的第三保留图案和位于所述其他区域的条形图案；在所述第一子区、所述数据线引线、所述第二子区对应于待形成的第二栅图案的区域、所述第三子区对应于待形成的第三栅线的区域以及所述第四子区对应于待形成的公共电极线的区域上形成光刻胶保护层，并对所述第一图案和所述第二图案未被所述光刻胶保护层覆盖的部分进行第二次构图工艺处理，形成位于所述第二子区内的第三图案、位于所述有效显示区域内的第四图案；其中，所述第一图案被刻蚀掉的区域面积与所述第二图案被刻蚀掉的区域面积具有第二预设差值；所述第三图案对应于所述第二栅图案；所述第四图案包括：位于所述第三子区内的所述第三栅线的图案和位于所述第四子区内的所述公共电极线的图案。作为一种可选的方式，所述制备方法包括：在衬底基板上方形成覆盖所述衬底基板的栅金属层；对所述栅金属层进行第一次构图工艺处理，在所述栅金属层对应于所述周边电路区域的栅金属层第一部分刻蚀形成第一图案、在所述栅金属层对应于所述有效显示区域的栅金属层第二部分刻蚀形成第二图案；其中，所述栅金属层第一部分刻蚀掉的区域面积与所述栅金属层第二部分刻蚀掉的区域面积具有第一预设差值；所述第一图案包括：位于所述第一子区内的第一栅图案、覆盖所述第二子区的第一保留图案和覆盖所述扇出区域的第二保留图案；所述第二图案包括：覆盖所述第三子区的第三保留图案、覆盖所述第四子区的第四保留图案和位于所述其他区域的条形图案；在所述第一子区、所述第二子区对应于待形成的第二栅图案的区域、所述第三子区对应于待形成的第三栅线的区域、所述第四子区对应于待形成的公共电极线的区域以及所述扇出区域对应于待形成的数据线引线的区域上形成光刻胶保护层，并对所述第一图案和所述第二图案未被所述光刻胶保护层覆盖的部分进行第二次构图工艺处理，形成位于所述周边电路区域内的第三图案、位于所述有效显示区域内的第四图案；其中，所述第一图案被刻蚀掉的区域面积与所述第二图案被刻蚀掉的区域面积具有第二预设差值；所述第三图案包括：位于所述第二子区内的所述第二栅图案和位于所述扇出区域内的所述数据线引线；所述第四图案包括：位于所述第三子区内的所述第三栅线和位于所述第四子区内的所述公共电极线。作为一种可选的方式，所述制备方法包括：在衬底基板上方形成覆盖所述衬底基板的栅金属层；对所述栅金属层进行第一次构图工艺处理，在所述栅金属层对应于所述周边电路区域的栅金属层第一部分刻蚀形成第一图案、在所述栅金属层对应于所述有效显示区域的栅金属层第二部分刻蚀形成第二图案；其中，所述栅金属层第一部分刻蚀掉的区域面积与所述栅金属层第二部分刻蚀掉的区域面积具有第一预设差值；所述第一图案包括：位于所述第一子区内的第一栅图案、覆盖所述第二子区的第一保留图案和覆盖所述扇出区域的第二保留图案；所述第二图案包括：公共电极线的图案、覆盖所述第三子区的第三保留图案和位于所述其他区域的条形图案；在所述第一子区、所述数据线引线、所述第二子区对应于待形成的第二栅图案的区域、所述第三子区对应于待形成的第三栅线的区域以及所述扇出区域对应于待形成的数据线引线的区域上形成光刻胶保护层，并对所述第一图案和所述第二图案未被所述光刻胶保护层覆盖的部分进行第二次构图工艺处理，形成位于所述周边电路区域内的第三图案、位于所述第三子区内的第四图案；其中，所述第一图案被刻蚀掉的区域面积与所述第二图案被刻蚀掉的区域面积具有第二预设差值；所述第三图案包括：位于所述扇出区域内的所述数据线引线的图案和位于所述第二子区内的所述第二栅图案；所述第四图案对应于所述第三栅线的图案。在上述基础上优选的，所述第二图案由间隔排列的多个子图形构成。在上述基础上优选的，所述第一预设差值为所述金属层第一部分被刻蚀掉的区域面积的0～20％；和/或，所述第二预设差值为所述金属层第一部分被刻蚀掉的区域面积的0～20％。第二方面、本发明实施例还提供了一种显示基板，所述显示基板采用上述任一项所述的制备方法获得。第三方面、本发明实施例还提供了一种显示装置，所述显示装置包括上述所述的显示基板。基于此，通过本发明实施例提供的上述制备方法，在对金属层进行第一次刻蚀时，刻蚀小面积的区域时对大面积区域的部分也进行刻蚀，刻蚀的面积相等或相近，减少了两个区域刻蚀图案的刻蚀CDbias；在第二次刻蚀时，大面积区域剩余部分的刻蚀与小面积剩余部分的刻蚀面积相等或相近，减少了两个区域刻蚀图案的刻蚀CDbias。采用该制备方法得到的显示基板可以减少刻蚀走线出现关键尺寸偏差较大的问题，避免产生布线断路，保证产品的正常产出率。当上述刻蚀方法具体应用于LTPSTFT结构的阵列基板中的栅金属层刻蚀时，可以减少NMOSTFT和PMOSTFT对应区域的栅金属刻蚀CDbias，避免产生布线断路，保证产品的正常产出率。并且，由于整个基板各区域的CDbias相同或相近，无需再根据CDbias对各区域图案进行补偿，提高了基板设计自由度。附图说明为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为现有技术中Pgate刻蚀和Ngate刻蚀面积比示意图；图2(a)为现有技术Pgate刻蚀时AA区域的局部图案示意图；图2(b)为现有技术Ngate刻蚀后AA区域的局部图案示意图；图2(c)为现有技术Ngate刻蚀后扇出区域的局部图案示意图；图3为本发明实施例提供的一种显示基板的制备方法流程示意图；图4至图9依次为本发明具体实施例一提供的一种显示基板的制备方法流程分步示意图；图10(a)至图10(d)依次为本发明具体实施例一提供的一种显示基板的制备方法中AA区域在不同构图工艺下的局部图案示意图。附图标记：10-衬底基板；11-挡光层；12-缓冲层；13-低温多晶硅有源层；13a-P+源区；13b-P+漏区；13c-N+源区；13d-N+漏区；14-栅绝缘层；20-栅金属层；21-第一栅图案；22-第一保留图案；23-数据线引线；24-第二保留图案；25-条形图案；26-第二栅图案；27-第三栅线(Ngate)；30-光刻胶保护层；40-数据线。具体实施方式下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。需要指出的是，除非另有定义，本发明实施例中所使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员共同理解的相同含义。还应当理解，诸如在通常字典里定义的那些术语应当被解释为具有与它们在相关技术的上下文中的含义相一致的含义，而不应用理想化或极度形式化的意义来解释，除非这里明确地这样定义。并且，由于本发明实施例所涉及的阵列基板中各图案尺寸非常微小，为了清楚起见，本发明实施例附图中的各图案尺寸均被放大，除非有明确说明，不代表实际尺寸与比例。本发明实施例提供了一种显示基板的制备方法，该显示基板包括周边电路区域和有效显示区域，周边电路区域的面积小于有效显示区域的面积；如图3所示，该制备方法包括：S01、在衬底基板上方形成覆盖衬底基板的金属层；其中，金属层包括对应于周边电路区域的金属层第一部分和对应于有效显示区域的金属层第二部分。S02、对金属层进行第一次构图工艺处理，以使得金属层第一部分刻蚀形成第一图案、金属层第二部分刻蚀形成第二图案；其中，金属层第一部分被刻蚀掉的区域面积与金属层第二部分被刻蚀掉的区域面积具有第一预设差值。S03、对第一图案和第二图案进行第二次构图工艺处理，形成位于周边电路区域内的第三图案、位于有效显示区域内的第四图案；其中，第一图案被刻蚀掉的区域面积与第二图案被刻蚀掉的区域面积具有第二预设差值。需要说明的是，第一、在上述步骤S01中，“覆盖”的描述仅表明形成的金属层的面积、大小几乎与衬底基板完全相同；金属层具体可以与衬底基板直接接触，也可以与衬底基板上方的其他膜层相接触。第二、第一预设差值可根据显示基板的具体构图工艺要求灵活设置。在构图工艺条件允许的情况下，金属层第一部分刻蚀掉的区域面积与金属层第二部分刻蚀掉的区域面积应尽可能相同或相近，例如，第一预设差值为上述的金属层第一部分刻蚀掉图案的0～20％。同样的，第二预设差值可根据显示基板的具体构图工艺要求灵活设置。在构图工艺条件允许的情况下，第一图案被刻蚀掉的区域面积与第二图案被刻蚀掉的区域面积也应尽可能相同或相近，例如，第二预设差值为第一图案刻蚀掉图案的0～20％。第三、在本发明实施例提供的上述制备方法中，构图工艺可以是任意对膜层(由一层或多层薄膜)进行处理以形成具有特定图案的工艺，典型的构图工艺是应用一次掩膜板，通过曝光、显影、刻蚀(包括干法刻蚀和/或湿法刻蚀)、去除光刻胶的工艺。第四、金属层对应于小面积的周边电路区域的金属层第一部分通过刻蚀工艺形成第一图案的同时，同一刻蚀工艺还在金属层对应于大面积的有效显示区域的金属层第二部分形成了第二图案，由于金属层第一部分刻蚀掉的区域面积与金属层第二部分刻蚀掉的区域面积具有第一预设差值，能够使得本次刻蚀时，大面积区域和小面积区域的刻蚀CDbias差异最小化。当金属层第一部分刻蚀掉的区域面积与金属层第二部分刻蚀掉的区域面积进一步相同或相近时，大面积区域和小面积区域的刻蚀CDbias能够达到一致。由于沉积的金属层中大面积的周边电路区域的部分区域已经在前一次刻蚀工艺中被刻蚀去除，此时对之前构图工艺得到的第一图案和第二图案进行第二次刻蚀时，在周边电路区域内形成第三图案、在有效显示区域内形成第四图案；其中，第一图案被刻蚀掉的区域面积与第二图案被刻蚀掉的区域面积具有第二预设差值，能够使得本次刻蚀时，大面积区域和小面积区域的刻蚀CDbias差异最小化。当第一图案被刻蚀掉的区域面积与第二图案被刻蚀掉的区域面积进一步相同或相近时，大面积区域和小面积区域的刻蚀CDbias能够达到一致。这里，由于周边电路区域的面积小于有效显示区域的面积，在第一次刻蚀时，形成的第二图案优选地是由间隔排列的多个子图形构成；其中，子图形例如可以是条形(slit)、或圆形等。这样一来，相比于第二图案为完整的一整块图形的方案，将第二图案设置为由间隔排列的多个子图形构成可以使得在对金属层进行第一次刻蚀时，整层金属层需要被刻蚀的图案分布均匀，有利于CDbias差异的减少。基于此，通过本发明实施例提供的上述制备方法，在对金属层进行第一次刻蚀时，刻蚀小面积的区域时对大面积区域的部分也进行刻蚀，刻蚀的面积相等或相近，减少了两个区域刻蚀图案的刻蚀CDbias；在第二次刻蚀时，大面积区域剩余部分的刻蚀与小面积剩余部分的刻蚀面积相等或相近，减少了两个区域刻蚀图案的刻蚀CDbias。采用该制备方法得到的显示基板可以减少刻蚀走线出现关键尺寸偏差较大的问题，避免产生布线断路，保证产品的正常产出率。当上述刻蚀方法具体应用于LTPSTFT结构的阵列基板中的栅金属层刻蚀时，可以减少NMOSTFT和PMOSTFT对应区域的栅金属刻蚀CDbias，避免产生布线断路，保证产品的正常产出率。并且，由于整个基板各区域的CDbias相同或相近，无需再根据CDbias对各区域图案进行补偿，提高了基板设计自由度。以上述的显示基板具体为LTPSTFT结构的阵列基板为例，上述的周边电路区域具体包括：GOA栅极驱动电路区域和扇出区域(以下简称为fan-out区域)；GOA栅极驱动电路区域进一步包括：对应于PMOSTFT的第一子区(以下简称为GOA-P子区)和对应于NMOSTFT的第二子区(以下简称为GOA-N子区)；有效显示区域(以下简称为AA区域)进一步包括：对应于NMOSTFT的第三子区(以下简称为AA-N子区)、对应于公共电极线的第四子区(以下简称为Com子区)以及其他区域。下面给出4个具体实施例，以详细描述上述的制备方法。需要说明的是，考虑到由于顶栅结构(topgate，即栅极位于有源层远离衬底基板的另一侧)的TFT自身具有的自对准结构可以精确地控制沟道(即TFT导通时有源层对应于漏极之间的区域)的长度，使得窄沟道设计成为可能，而TFT沟道越小，TFT导通时的开态电流则越大，这样可以大为提升TFT器件性能和显示装置显示的画质，即顶栅结构为LTPSTFT的主流结构。故本发明以下具体实施例均以顶栅结构的LTPSTFT为示例进行说明。并且，以下各说明书附图中AA区域、GOA区域以及fan-out区域各区域位置及范围仅为示意，其中双向箭头所示意出的区域面积不代表阵列基板中的实际尺寸与比例。具体实施例一在本实施例一中，第一次刻蚀工艺形成阵列基板中的位于GOA-P子区内的对应于PMOSTFT的栅图案、位于AA区域内的公共电极线、位于AA区域的部分条形图案以及位于fan-out区域内的数据线引线；第二次刻蚀工艺形成位于AA区域的对应于NMOSTFT的栅线和位于GOA-P子区内的对应于NMOSTFT的栅图案。上述工艺的具体步骤如下：步骤S11、如图4所示，在衬底基板10上依次形成多个用于阻挡背光源照射到LTPS上的挡光层11、覆盖挡光层11的缓冲层12、位于缓冲层12上方且与挡光层11一一对应的低温多晶硅有源层13以及覆盖低温多晶硅有源层13的栅绝缘层14。步骤S12、如图5所示，在衬底基板10上方形成覆盖栅绝缘层14的栅金属层20。步骤S13、对栅金属层20进行第一次构图工艺处理，在栅金属层20对应于周边电路区域的栅金属层第一部分刻蚀形成第一图案、在栅金属层对应于AA区域的栅金属层第二部分刻蚀形成第二图案；其中，栅金属层第一部分被刻蚀掉的区域面积与栅金属层第二部分被刻蚀掉的区域面积具有第一预设差值；如图6(a)所示，上述第一图案包括：位于GOA-P子区内的第一栅图案21(即Pgate)的图案、覆盖GOA-N子区的第一保留图案22和位于fan-out区域的数据线引线23的图案(图中未示意出)；上述第二图案包括：覆盖AA-N子区的第二保留图案24、位于Com子区内的公共电极线的图案(图中未示意出)和如图6(b)所示的位于其他区域的条形图案25。需要说明的是，第一、为了示意出第二保留图案24将AA-N子区覆盖，图6(b)中以虚线示意出位于下方的低温多晶硅有源层13的图案。第二、上述的位于GOA-P子区内的第一栅图案21包括有PMOSTFT的栅极以及与该栅极同时形成的用于向该栅极提供相应信号的走线。步骤S14、如图7所示，利用在上述步骤S13中形成的第一栅图案21作为金属掩膜，通过离子注入工艺将P+杂质离子(离子注入源例如为BF3)掺杂到位于GOA-P子区内的低温多晶硅有源层13未被第一栅图案21覆盖的两侧，以分别形成与源极相连的P+源区13a以及与漏极相连的P+漏区13b。此时，由于AA区域和GOA-N子区内的对应于NMOSTFT的低温多晶硅有源层13被没有刻蚀掉的栅金属层完全覆盖着，因此上述步骤S14中的P+杂质离子注入工艺不会影响到NMOSTFT中的有源层。步骤S15、如图8所示，在上述GOA-P子区、数据线引线23和公共电极线(图中未示意出)、GOA-N子区对应于待形成的第二栅图案26的区域以及AA-N子区对应于待形成的第三栅线27的区域上形成光刻胶保护层30，并对上述第一图案和第二图案未被光刻胶保护层30覆盖的部分进行第二次构图工艺处理，形成位于GOA-N子区内的第三图案、位于AA-N子区内的第四图案；其中，上述第一图案被刻蚀掉的区域面积与上述第二图案被刻蚀掉的区域面积具有第二预设差值；第三图案对应于第二栅图案26(即Ngate)的图案；第四图案对应于第三栅线27(即Ngate)的图案。需要说明的是，上述的位于GOA-N子区内的第二栅图案26包括有NMOSTFT的栅极以及与该栅极同时形成的用于向该栅极提供相应信号的走线。步骤S16、如图9所示，利用在上述步骤S15中形成的第二栅图案26作为金属掩膜，通过离子注入工艺将N+杂质离子掺杂到位于GOA-N子区内的低温多晶硅有源层13未被第二栅图案26覆盖的两侧，以分别形成与源极相连的N+源区13c、与漏极相连的N+漏区13d。然后分别在NMOSTFT区域中的N+源区13c、N+漏区13d内形成较高阻值的LDD区域(LightlyDopedDrain，低掺杂的漏区，图中标记为LDD)。同样的，利用在上述步骤S15中形成的第三栅线27的图案作为金属掩膜，通过离子注入工艺将N+杂质离子掺杂到位于AA-N子区内的低温多晶硅有源层13未被第三栅线27覆盖的两侧，以分别形成与源极相连的N+源区13c、与漏极相连的N+漏区13d。然后分别在NMOSTFT区域中的N+源区13c、N+漏区13d内形成较高阻值的LDD区域(LightlyDopedDrain，低掺杂的漏区，图中标记为LDD)。在上述步骤S16之后，后续形成源极、漏极、与源极相连的数据线以及阵列基板上的例如像素电极、钝化层等结构的步骤可沿用现有技术的工艺流程，在此不再赘述。以上各构图及刻蚀工艺的示意图依次如图10(a)至图10(d)所示，通过以上制备工艺，对GOA-P子区进行构图时，在AA区域上形成光刻胶保护层30，在刻蚀对应于PMOSTFT的栅图案时由于在AA区域形成了部分条形图案(覆盖AA-N子区的第二保留图案24、位于Com子区内的公共电极线的图案和位于其他区域的条形图案25)，使得本次刻蚀时AA区域和周边电路区域的刻蚀CDbias一致并最小化。在刻蚀形成对应于AA区域内的NMOSTFT的栅线(即第三栅线27)时由于AA区域的部分栅金属层已经在上一步被刻蚀掉，此时AA区域需要刻蚀的栅金属层的面积与fan-out区域需要刻蚀的栅金属层面积基本相同，这样刻蚀CDbias较为一致，不会造成fan-out区域的数据线引线布线open(断路)。由于AA区域和周边电路区域刻蚀CDbias一致，无需在进行额外的补偿设计，增加了阵列基板构图的设计自由度。具体实施例二在本实施例二中，第一次刻蚀工艺形成阵列基板中的位于GOA-P子区内的对应于PMOSTFT的栅图案、位于AA区域的部分条形图案、位于fan-out区域内的数据线引线；第二次刻蚀工艺形成位于AA区域的对应于NMOSTFT的栅线、位于GOA-P子区内的对应于NMOSTFT的栅图案以及位于Com子区内的公共电极线。上述工艺的具体步骤如下：步骤S21、在衬底基板上依次形成多个用于阻挡背光源照射到LTPS上的挡光层、覆盖挡光层的缓冲层、位于缓冲层上方且与挡光层一一对应的低温多晶硅有源层以及覆盖低温多晶硅有源层的栅绝缘层。步骤S22、在衬底基板上方形成覆盖衬底基板的栅金属层。步骤S23、对栅金属层进行第一次构图工艺处理，在栅金属层对应于周边电路区域的栅金属层第一部分刻蚀形成第一图案、在栅金属层对应于AA区域的栅金属层第二部分刻蚀形成第二图案；其中，栅金属层第一部分刻蚀掉的区域面积与栅金属层第二部分刻蚀掉的区域面积具有第一预设差值；上述第一图案包括：位于GOA-P子区内的第一栅图案、覆盖GOA-N子区的第一保留图案和位于fan-out区域的数据线引线的图案；上述第二图案包括：覆盖AA-N子区的第二保留图案、覆盖Com子区的第三保留图案和位于其他区域的条形图案。步骤S24、利用在上述步骤S23中形成的第一栅图案作为金属掩膜，通过离子注入工艺将P+杂质离子(离子注入源例如为BF3)掺杂到位于GOA-P子区内的低温多晶硅有源层未被第一栅图案覆盖的两侧，以分别形成与源极相连的P+源区、与漏极相连的P+漏区。此时，由于AA区域和GOA-N子区内的对应于NMOSTFT的低温多晶硅有源层13被没有刻蚀掉的栅金属层完全覆盖着，因此上述步骤S24中的P+杂质离子注入工艺不会影响到NMOSTFT中的有源层。步骤S25、在第一子区、数据线引线、第二子区对应于待形成的第二栅图案的区域、第三子区对应于待形成的第三栅线的区域以及第四子区对应于待形成的公共电极线的区域上形成光刻胶保护层，并对上述第一图案和上述第二图案未被光刻胶保护层覆盖的部分进行第二次构图工艺处理，形成位于GOA-N子区内的第三图案、位于AA区域内的第四图案；其中，上述第一图案被刻蚀掉的区域面积与上述第二图案被刻蚀掉的区域面积具有第二预设差值；上述第三图案对应于第二栅图案(即Ngate)；上述第四图案包括：位于AA-N子区内的第三栅线(即Ngate)的图案和位于Com子区内的公共电极线的图案。步骤S26、利用在上述步骤S25中形成的第二栅图案作为金属掩膜，通过离子注入工艺将N+杂质离子掺杂到位于GOA-N子区内的低温多晶硅有源层未被第二栅图案覆盖的两侧，以分别形成与源极相连的N+源区、与漏极相连的N+漏区。然后分别在NMOSTFT区域中的N+源区、N+漏区内形成较高阻值的LDD区域(LightlyDopedDrain，低掺杂的漏区)。同样的，利用在上述步骤S25中形成的第三栅线的图案作为金属掩膜，通过离子注入工艺将N+杂质离子掺杂到位于AA-N子区内的低温多晶硅有源层未被第三栅线覆盖的两侧，以分别形成与源极相连的N+源区、与漏极相连的N+漏区。然后分别在NMOSTFT区域中的N+源区、N+漏区内形成较高阻值的LDD区域(LightlyDopedDrain，低掺杂的漏区)。在上述步骤S26之后，后续形成源极、漏极、与源极相连的数据线以及阵列基板上的例如像素电极、钝化层等结构的步骤可沿用现有技术的工艺流程，在此不再赘述。具体实施例三在本实施例三中，第一次刻蚀工艺形成阵列基板中的位于GOA-P子区内的对应于PMOSTFT的栅图案、位于AA区域的部分条形图案；第二次刻蚀工艺形成位于AA区域的对应于NMOSTFT的栅线、位于GOA-P子区内的对应于NMOSTFT的栅图案、位于Com子区内的公共电极线以及位于fan-out区域内的数据线引线。上述工艺的具体步骤如下：步骤S31、在衬底基板上依次形成多个用于阻挡背光源照射到LTPS上的挡光层、覆盖挡光层的缓冲层、位于缓冲层上方且与挡光层一一对应的低温多晶硅有源层以及覆盖低温多晶硅有源层的栅绝缘层。步骤S32、在衬底基板上方形成覆盖衬底基板的栅金属层。步骤S33、对栅金属层进行第一次构图工艺处理，在栅金属层对应于周边电路区域的栅金属层第一部分刻蚀形成第一图案、在栅金属层对应于AA区域的栅金属层第二部分刻蚀形成第二图案；其中，栅金属层第一部分刻蚀掉的区域面积与栅金属层第二部分刻蚀掉的区域面积具有第一预设差值；上述第一图案包括：位于GOA-P子区内的第一栅图案(即Pgate)、覆盖GOA-N子区的第一保留图案和覆盖fan-out区域的第二保留图案；上述第二图案包括：覆盖AA-N子区的第三保留图案、覆盖Com子区的第四保留图案和位于其他区域的条形图案。步骤S34、利用在上述步骤S33中形成的第一栅图案作为金属掩膜，通过离子注入工艺将P+杂质离子(离子注入源例如为BF3)掺杂到位于GOA-P子区内的低温多晶硅有源层未被第一栅图案覆盖的两侧，以分别形成与源极相连的P+源区、与漏极相连的P+漏区。此时，由于AA区域和GOA-N子区内的对应于NMOSTFT的低温多晶硅有源层被没有刻蚀掉的栅金属层完全覆盖着，因此上述步骤S14中的P+杂质离子注入工艺不会影响到NMOSTFT中的有源层。步骤S35、在第一子区、第二子区对应于待形成的第二栅图案的区域、第三子区对应于待形成的第三栅线的区域、第四子区对应于待形成的公共电极线的区域以及扇出区域对应于待形成的数据线引线的区域上形成光刻胶保护层，并对上述第一图案和上述第二图案未被光刻胶保护层覆盖的部分进行第二次构图工艺处理，形成位于周边电路区域内的第三图案、位于AA区域内的第四图案；其中，上述第一图案被刻蚀掉的区域面积与上述第二图案被刻蚀掉的区域面积具有第二预设差值；上述第三图案包括：位于GOA-N子区内的第二栅图案(即Ngate)和位于fan-out区域内的数据线引线；上述第四图案包括：位于AA-N子区内的第三栅线(即Ngate)和位于Com子区内的公共电极线。步骤S36、利用在上述步骤S35中形成的第二栅图案作为金属掩膜，通过离子注入工艺将N+杂质离子掺杂到位于GOA-N子区内的低温多晶硅有源层未被第二栅图案覆盖的两侧，以分别形成与源极相连的N+源区、与漏极相连的N+漏区。然后分别在NMOSTFT区域中的N+源区、N+漏区内形成较高阻值的LDD区域(LightlyDopedDrain，低掺杂的漏区)。同样的，利用在上述步骤S35中形成的第三栅线的图案作为金属掩膜，通过离子注入工艺将N+杂质离子掺杂到位于AA-N子区内的低温多晶硅有源层未被第三栅线覆盖的两侧，以分别形成与源极相连的N+源区、与漏极相连的N+漏区。然后分别在NMOSTFT区域中的N+源区、N+漏区内形成较高阻值的LDD区域(LightlyDopedDrain，低掺杂的漏区)。在上述步骤S36之后，后续形成源极、漏极、与源极相连的数据线以及阵列基板上的例如像素电极、钝化层等结构的步骤可沿用现有技术的工艺流程，在此不再赘述。具体实施例四在本实施例四中，第一次刻蚀工艺形成阵列基板中的位于GOA-P子区内的对应于PMOSTFT的栅图案、位于AA区域的部分条形图案以及位于Com子区内的公共电极线；第二次刻蚀工艺形成位于AA区域的对应于NMOSTFT的栅线、位于GOA-P子区内的对应于NMOSTFT的栅图案以及位于fan-out区域内的数据线引线。上述工艺的具体步骤如下：步骤S41、在衬底基板上依次形成多个用于阻挡背光源照射到LTPS上的挡光层、覆盖挡光层的缓冲层、位于缓冲层上方且与挡光层一一对应的低温多晶硅有源层以及覆盖低温多晶硅有源层的栅绝缘层。步骤S42、在衬底基板上方形成覆盖衬底基板的栅金属层。步骤S43、对栅金属层进行第一次构图工艺处理，在栅金属层对应于周边电路区域的栅金属层第一部分刻蚀形成第一图案、在栅金属层对应于AA区域的栅金属层第二部分刻蚀形成第二图案；其中，栅金属层第一部分刻蚀掉的区域面积与栅金属层第二部分刻蚀掉的区域面积具有第一预设差值；上述第一图案包括：位于GOA-P子区内的第一栅图案(即Pgate)、覆盖GOA-N子区的第一保留图案和覆盖fan-out区域的第二保留图案；上述第二图案包括：公共电极线的图案、覆盖AA-N子区的第三保留图案和位于其他区域的条形图案。步骤S44、利用在上述步骤S43中形成的第一栅图案作为金属掩膜，通过离子注入工艺将P+杂质离子(离子注入源例如为BF3)掺杂到位于GOA-P子区内的低温多晶硅有源层未被第一栅图案覆盖的两侧，以分别形成与源极相连的P+源区、与漏极相连的P+漏区。此时，由于AA区域和GOA-N子区内的对应于NMOSTFT的低温多晶硅有源层被没有刻蚀掉的栅金属层完全覆盖着，因此上述步骤S14中的P+杂质离子注入工艺不会影响到NMOSTFT中的有源层。步骤S45、在第一子区、数据线引线、第二子区对应于待形成的第二栅图案的区域、第三子区对应于待形成的第三栅线的区域以及扇出区域对应于待形成的数据线引线的区域上形成光刻胶保护层，并对上述第一图案和上述第二图案未被光刻胶保护层覆盖的部分进行第二次构图工艺处理，形成位于周边电路区域内的第三图案、位于AA-N子区内的第四图案；其中，上述第一图案被刻蚀掉的区域面积与上述第二图案被刻蚀掉的区域面积具有第二预设差值；上述第三图案包括：位于fan-out区域内的数据线引线的图案和位于GOA-N子区内的第二栅图案(即Ngate)的图案；第四图案对应于第三栅线(即Ngate)的图案。步骤S46、利用在上述步骤S45中形成的第二栅图案作为金属掩膜，通过离子注入工艺将N+杂质离子掺杂到位于GOA-N子区内的低温多晶硅有源层未被第二栅图案覆盖的两侧，以分别形成与源极相连的N+源区、与漏极相连的N+漏区。然后分别在NMOSTFT区域中的N+源区、N+漏区内形成较高阻值的LDD区域(LightlyDopedDrain，低掺杂的漏区)。同样的，利用在上述步骤S45中形成的第三栅线的图案作为金属掩膜，通过离子注入工艺将N+杂质离子掺杂到位于AA-N子区内的低温多晶硅有源层未被第三栅线覆盖的两侧，以分别形成与源极相连的N+源区、与漏极相连的N+漏区。然后分别在NMOSTFT区域中的N+源区、N+漏区内形成较高阻值的LDD区域(LightlyDopedDrain，低掺杂的漏区)。在上述步骤S46之后，后续形成源极、漏极、与源极相连的数据线以及阵列基板上的例如像素电极、钝化层等结构的步骤可沿用现有技术的工艺流程，在此不再赘述。进一步的，本发明实施例还提供了一种显示基板，该显示基板采用上述制备方法获得。更进一步的，本发明实施例还提供了一种显示装置，该显示装置包括上述的显示基板。上述显示装置具体可以是液晶面板、液晶显示器、液晶电视、有机电致发光显示(OrganicLight-EmittingDisplay，简称OLED)面板、OLED显示器、OLED电视、数码相框、手机、平板电脑等具有任何显示功能的产品或者部件。以上，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。