电子设备及其制造方法与流程

相关申请的交叉引用

本申请要求于2015年12月30日提交的申请号为10-2015-0189272、发明名称为“电子设备及其制造方法”的韩国专利申请的优先权，其全部内容通过引用合并于此。

本专利文件涉及存储电路或者器件以及它们在电子设备或系统中的应用。

背景技术：

近来，随着电子电器趋向于小型化、低功耗、高性能、多功能性等，本领域需要能够将信息存储在诸如计算机、便携式通信设备等的各种电子电器中的半导体器件，并且已经对半导体器件进行了研究。这种半导体器件包括能够利用它们根据施加的电压或电流而在不同的电阻状态之间切换的特性来存储数据的半导体器件，例如，rram(阻变随机存取存储器)、pram(相变随机存取存储器)、fram(铁电随机存取存储器)、mram(磁性随机存取存储器)、电熔丝等。

技术实现要素：

本专利文件中公开的技术包括：存储电路或者器件及它们在电子设备或系统中的应用，以及具有改进特性的电子设备及其相关制造的各种实施方式。

在一个实施方式中，电子设备可以包括半导体存储器。半导体存储器可以包括：沟槽，其形成在衬底中；栅电介质层，其形成在沟槽的表面上；栅电极，其形成在栅电介质层上，间隙填充沟槽的一部分，并且包括掺杂剂；扩散区，其形成为与沟槽的表面相接触并且对应于衬底内的栅电极；结区，其形成在衬底内沟槽的两侧；以及存储元件，其耦接至沟槽一侧的结区。

扩散区可以包括与包含在栅电极中的掺杂剂相同材料的掺杂剂。扩散区可以包括扩散的掺杂剂，扩散的掺杂剂通过包含在栅电极中的掺杂剂的扩散进入衬底内。栅电极可以包括掺杂有含硼的掺杂剂的钨。扩散区可以包括硼。

此外，在一个实施方式中，电子设备还可以包括插置在栅电介质层与栅电极之间的扩散阻挡层。扩散阻挡层可以具有柱状结构。扩散阻挡层可以包括氮化钛层或者氮化钨层。

结区可以包括与栅电极的一部分在水平方向重叠的部分。扩散区可以包括形成在栅电极与结区之间的第一区、以及除了第一区之外的第二区。第一区和第二区的导电类型可以彼此相同，并且第二区的掺杂浓度可以比第一区的掺杂浓度更大。第一区和第二区的导电类型可以彼此不同，并且第一区和结区的导电类型可以彼此相同。第一区的掺杂浓度可以比结区的掺杂浓度更小。存储元件可以包括响应于施加至其上的电压或电流而在不同的电阻状态之间切换的可变电阻元件。可变电阻元件可以包括磁性隧道结，其中，隧道阻障插置在两个磁性材料之间。可变电阻元件可以包括：金属氧化物材料、相变材料或者铁电材料。

电子设备还可以包括微型处理器，微处理器包括：控制单元，其被配置成从微处理器的外部接收包括命令的信号，并且执行命令的提取、解码或者控制微处理器的信号的输入或输出；操作单元，其被配置成基于控制单元对命令解码的结果来执行操作；以及存储单元，其被配置成存储用于执行操作的数据、与执行操作的结果相对应的数据或者执行操作的数据的地址，其中，半导体存储器是微处理器内的存储单元的部件。

电子设备还可以包括处理器，处理器包括：核心单元，其被配置成基于从处理器的外部输入的命令，通过利用数据来执行对应于命令的操作；高速缓冲存储单元，其被配置成存储用于执行操作的数据、与执行操作的结果相对应的数据或者执行操作的数据的地址；以及总线接口，其连接在核心单元与高速缓冲存储单元之间，并且被配置成在核心单元与高速缓冲存储单元之间传送数据，其中，半导体存储器为处理器内的高速缓冲存储单元的部件。

电子设备还可以包括处理系统，处理系统包括：处理器，其被配置成将由处理器接收的命令的解码，并且基于对命令解码的结果来控制对信息的操作；辅助存储器件，其被配置成存储用于将命令解码的程序和信息；主存储器件，其被配置成调用和存储来自辅助存储器件的程序和信息，使得处理器在执行程序时能够利用程序和信息来执行操作；以及接口器件，其被配置成执行处理器、辅助存储器件和主存储器件中的至少一个与外部之间的通信，其中，半导体存储器是处理系统内的辅助存储器件或者主存储器件的部件。

电子设备还可以包括数据存储系统，数据存储系统包括：存储器件，其被配置成存储数据，并且无论电源供给与否均保存存储的数据；控制器，其被配置成根据从外部输入的命令来控制数据输入至存储器件和从存储器件输出数据；暂时存储器件，其被配置成暂时地存储在存储器件与外部之间交换的数据；以及接口，其被配置成执行存储器件、控制器和暂时存储器件中的至少一个与外部之间的通信，其中，半导体存储器为数据存储系统内的存储器件或者暂时存储器件的部件。

电子设备还可以包括存储系统，存储系统包括：存储器，其被配置成存储数据，并且无论电源供给与否均保存存储的数据；存储器控制器，其被配置成根据从外部输入的命令来控制数据输入至存储器和从存储器输出数据；缓冲存储器，其被配置成缓冲在存储器与外部之间交换的数据；以及接口，其被配置成执行存储器、存储器控制器和暂时存储器中的至少一个与外部之间的通信，其中，半导体存储器为存储系统内的存储器或者缓冲存储器的部件。

在一个实施方式中，一种制造电子设备的方法可以包括：选择性地刻蚀衬底以形成沟槽；在沟槽的表面上形成栅电介质层；在栅电介质层上形成包含掺杂剂的栅电极，掺杂剂间隙填充沟槽的一部分；在衬底内沟槽的两侧形成结区；以及通过将包含在栅电极内的掺杂剂扩散入衬底内来形成扩散区。

栅电极可以包括掺杂有含硼的掺杂剂的钨。栅电极可以通过利用乙硼烷(b2h6)和六氟化钨(wf6)来形成。

此外，在一个实施方式中，一种制造电子设备的方法还可以包括在形成栅电极之前，在栅电介质层上形成扩散阻挡层。扩散阻挡层可以被形成为具有柱状结构。扩散阻挡层可以包括氮化钛层或者氮化钨层。

附图说明

图1为图示了根据公开技术的实施方式的晶体管的示例的平面图。

图2为图示了沿着图1所示的线a-a’截取的晶体管的截面图。

图3a至图3d为图示了根据公开技术的实施方式的晶体管的示例的制造方法的截面图。

图4为图示了包括根据公开技术的实施方式的晶体管的半导体存储器的平面图。

图5为图示了沿着图4所示的线a-a’截取的包括晶体管的半导体存储器的截面图。

图6为基于公开技术来实施存储电路的微处理器的配置图的示例。

图7为基于公开技术来实施存储电路的处理器的配置图的示例。

图8为基于公开技术来实施存储电路的系统的配置图的示例。

图9为基于公开技术来实施存储电路的数据存储系统的配置图的示例。

图10为基于公开技术来实施存储电路的存储系统的配置图的示例。

具体实施方式

以下将参照附图来详细地描述公开技术的各种示例和实施方式。

附图并非必须按比例绘制，并且在某些情况下，为了清楚地示出所描述的示例或者实施方式的某些特征可能对附图中至少一些结构的比例做夸大处理。在具有两层或多个层的多层结构的附图或描述中呈现特定示例时，该层的相对位置关系或者如图所示的布置层的顺序反映了所述或所示的示例的特定实施方式，并且不同的相对位置关系或者布置层的顺序也是可能的。另外，多层结构的所述示例或所示示例可以不反映出存在于特定的多层结构中的全部层(例如，一个或多个额外的层可以存在于两个所示的层之间)。作为特定的示例，当在所述或所示的多层结构中的第一层被称为在第二层“上”或者“之上”或者在衬底“上”或者“之上”时，第一层可以直接形成在第二层上或者衬底上，还可以表示一个或多个其它的中间层可能存在于第一层与第二层之间或者第一层与衬底之间的结构。

图1为图示了根据公开技术的实施方式的晶体管的示例的平面图，图2为图示了根据实施方式沿着图1所示的线a-a’截取的晶体管的截面图。

如图1和图2所示，在实施方式中，晶体管可以包括：掩埋栅110，其至少一部分掩埋在衬底101中；结区120，其形成在衬底101内掩埋栅110的两侧，以提供用于晶体管的漏极区和源极区；以及扩散区130，其形成在衬底101内，并与掩埋栅110相对应。

以下详细地描述根据实施方式的晶体管的部件。

在实施方式中，晶体管可以包括衬底101和场隔离层103，所述场隔离层103形成为在衬底101中限定用于形成晶体管的部件110、120和130的有源区105。

衬底101可以为具有适合的晶体结构(例如，单晶状态)的半导体衬底，并且可以包括含硅材料。在某些实施方式中，例如，半导体衬底101可以包括选自各种单晶含硅材料的材料。例如，衬底101可以为单晶体硅衬底或者绝缘体上硅(soi)衬底，在绝缘体上硅(soi)衬底中顺序地层叠有支撑衬底、掩埋电介质层和单晶硅层。

限定有源区105的场隔离层103可以经由浅沟槽隔离(sti)工艺来形成。因此，场隔离层103可以包括形成在衬底101内的场隔离沟槽和间隙填充在场隔离沟槽内的电介质层。电介质层可以为包括氧化物材料、氮化物材料或者氮氧化物材料中的任意一种 的单层结构，或者为包括由以上材料形成的两个或多个层的多层结构。经由场隔离层103限定的有源区105可以为具有长轴和短轴的条型或者线型。

此外，在所示的实施方式中，晶体管可以包括掩埋栅110，掩埋栅110的至少一部分掩埋在衬底101内。掩埋栅110可以为具有栅结构的一部分或者整个栅结构掩埋在衬底101内的形式的结构。如图2中所示，掩埋栅110可以包括：沟槽111，其形成在衬底101内；栅电介质层113，其形成在沟槽111的表面上；栅电极117，其形成在栅电介质层113上，以间隙填充沟槽的一部分；扩散阻挡层115，其插置在栅电介质层113与栅电极117之间，以及密封层119，其在栅电极117上间隙填充沟槽111的其余部分。

沟槽111用于提供将要形成掩埋栅110的空间，并且可以具有在有源区105的短轴方向同时地与有源区105和场隔离层103交叉的形式。形成在场隔离层103内的沟槽111的深度可以与形成在有源区105内的沟槽111的深度相同，或者形成在场隔离层103内的沟槽111的深度可以比形成在有源区105内的沟槽111的深度大。当形成在场隔离层103内的沟槽111的深度比形成在有源区105内的沟槽111的深度大时，形成在掩埋栅110之下的有源区105可以具有鳍状结构。

栅电介质层113可以形成在沟槽111的整个表面上，或者可以仅形成在沟槽111与栅电极117相对应的表面上。栅电介质层113可以为包括氧化物材料、氮化物材料或者氮氧化物材料的单层结构，或者为包括由以上材料形成的两个或多个层的多层结构。

栅电极117可以包括含有掺杂剂的导电材料。包含在栅电极117中的掺杂剂可以用于降低栅电极117的电阻，并且形成扩散区130。例如，栅电极117可以包括含硼钨。或者，栅电极117由钨形成，并且掺杂有硼。换言之，栅电极117可以包括混合有硼的钨，并且被混合在钨内的硼可以通过增加钨的晶粒尺寸来降低钨的电阻。与栅电极117相对应的扩散区130可以通过将包含在钨中的硼扩散入衬底101内而形成在衬底101内。由于扩散区130由包含在栅电极117中的掺杂剂作为源扩散而形成，所以扩散区130可以具有包围栅电极117的外壁的形式。

扩散阻挡层115可以形成在栅电介质层113上或者之上。扩散阻挡层115可以形成在整个沟槽表面111之上，或者可以仅形成在沟槽111与栅电极117相对应的表面上。扩散阻挡层115可以用于改善栅电极117与栅电介质层113之间的界面特性。此外，当包含在栅电极117中的掺杂剂扩散入衬底内以形成扩散区130时，扩散阻挡层115可以用于控制掺杂剂的扩散量。在制造期间，掺杂剂的扩散量可以经由扩散阻挡层115的材料的选择和扩散阻挡层115的厚度、薄膜特性或者晶体结构来控制。例如，扩散阻挡层115可以包括氮化钛层或者氮化钨层，并且晶体结构可以为柱状结构。这是因为栅电极 117的掺杂剂的扩散容易地穿过柱状结构的晶粒边缘，并且掺杂剂的扩散量随着晶粒尺寸减少而容易地增加。

密封层119可以用于保护栅电极117，并且可以包括电介质材料。例如，密封层119可以为包括氧化物材料、氮化物材料或者氮氧化物材料的单层结构，或者为包括由以上材料形成的两个或多个层的多层结构。

在实施方式中，晶体管可以包括结区120，所述结区120形成在衬底101内掩埋栅110的两侧。结区120可以为源极区和漏极区。结区120可以在水平方向上与栅电极117的一部分重叠。即，结区120的底表面可以设为比基于衬底101的表面的栅电极117的上表面低。结区120可以经由离子注入工艺来形成。例如，结区120可以通过将p或者as(其为n型杂质)离子注入至衬底101内来形成。因此，结区120可以为n型杂质区。

此外，在实施方式中，晶体管可以包括扩散区130，扩散区130形成为与沟槽111的表面接触，并且在衬底101内与栅电极117相对应。扩散区130可以包括与包含在栅电极117中的掺杂剂相同材料的掺杂剂，并且可以通过将包含在栅电极117中的掺杂剂扩散入衬底101内来形成。例如，当栅电极117可以包括含硼钨时，扩散区130可以包括硼。扩散区130可以用作掩埋栅110的沟道区，并且可以增加掩埋栅110的有效沟道长度，而不物理增加掩埋栅110的沟道长度。此外，扩散区130可以增加阈值电压，而不增加结泄漏。

扩散区130可以包括第一区131和第二区132，所述第一区131形成在栅电极117与结区120之间，所述第二区132为除了第一区131之外的扩散区的其余区。在本文中，第一区131和第二区132可以具有彼此相同的导电类型，并且可以具有与结区120不同的导电类型。例如，第一区131和第二区132可以为p型，而结区120可以为n型。当从栅电极117扩散入衬底101内的杂质数量为足以反相掺杂与第一区131相对应的结区120的数量时，第一区131的杂质掺杂浓度可以小于第二区132的杂质掺杂浓度。另一方面，第一区131和第二区132可以具有彼此不同的导电性类型，并且第一区131可以具有与结区120相同的导电类型。例如，第二区132可以为p型，而第一区131和结区120可以为n型。当从栅电极117扩散入衬底101内的杂质数量为不足以反相掺杂与第一区131相对应的结区120的数量时，第一区131的杂质掺杂浓度可以小于结区120的杂质掺杂浓度。在上述的两种情况下，由于具有相对低的杂质掺杂浓度的扩散区130的第一区131位于栅电极117在水平方向与结区120重叠的区域内，可以防止由于电场集中而造成的特性降低。

如上所述，在实施方式中，由于晶体管具有形成在衬底内与栅电极117相对应的扩 散区130，所以可以改善晶体管的特性。

在下文中，将参照图3a至图3d来详细地描述图1和图2中所述的用于制造晶体管的方法的实施方式。图3a至图3d为图示了根据实施方式的沿着图1中所示的线a-a’截取的晶体管的截面图。

如图3a所示，场隔离层13可以形成在衬底11中，以限定有源区15。场隔离层13可以经由浅沟槽隔离(sti)工艺来形成。例如，场隔离层13可以通过刻蚀衬底11并将电介质材料间隙填充在场隔离沟槽内，经由形成场隔离沟槽的一系列工艺来形成。

沟槽17可以通过选择性地刻蚀衬底11来形成。沟槽17可以形成为同时地与有源区15和场隔离层13交叉的形式。此时，形成在场隔离层13内的沟槽17的深度可以与形成在有源区15内的沟槽17的深度相同，或者形成在场隔离层13内的沟槽17的深度可以比形成在有源区15内的沟槽17的深度大。

栅电介质层19可以沿着包括沟槽17的结构表面形成。栅电介质层19可以为包括氧化物材料、氮化物材料或者氮氧化物材料的单层结构，或者为包括由以上材料形成的两个或多个层的多层结构。例如，栅电介质层19可以由氧化硅层经由热氧化方法来形成。

扩散阻挡层21可以沿着包括栅电介质层19的结构表面形成。扩散阻挡层21可以由氮化钛层或者氮化钨层形成。扩散阻挡层21可以被形成为具有柱状结构。例如，扩散阻挡层21可以由氮化钛层形成，并且具有柱状结构的氮化钛层可以利用四氯化钛(ticl4)和氮气(n2)经由化学气相沉积(cvd)来形成。

如图3b中所示，间隙填充沟槽17的一部分的栅电极23可以形成在扩散阻挡层21上。栅电极23可以通过形成将被间隙填充在沟槽17内的导电材料并顺序地执行平坦化工艺和毯式刻蚀工艺来形成。此时，由于扩散阻挡层21的一部分与导电材料一起被去除，所以扩散阻挡层21可以仅保留在栅电介质层19与栅电极23之间。平坦化工艺可以通过化学机械抛光方法来执行，而毯式刻蚀工艺可以通过回蚀工艺来执行。

栅电极23可以由含掺杂剂的导电材料形成。例如，栅电极23可以由含硼钨形成。含硼钨可以通过利用乙硼烷(b2h6)和六氟化钨(wf6)来形成。此时，大量的硼可以保留在栅电极23中。

间隙填充沟槽17的其余部分的密封层25可以形成在栅电极23上。密封层25可以包括电介质材料。例如，密封层25可以为包括选自包含氧化物材料、氮化物材料或者氮氧化物材料在内的一组中的任意一种的单层结构，或者包括上述材料的两个或多个的多层结构。掩埋栅27可以经由上述工艺来形成。

如图3c中所示，结区29可以形成在衬底内掩埋栅27的两侧。结区29可以为源极区和漏极区。结区29可以通过将为n型杂质的p或者as离子注入至衬底11内来形成。结区29可以被形成为在水平方向上与栅电极23的一部分重叠。即，基于衬底11的表面，结区29的底表面可以设为比栅电极23的上表面低。

如图3d中所示，与栅电极23相对应的扩散区31可以通过将包含在栅电极23中的掺杂剂经由退火工艺而扩散入衬底11内来形成。由于扩散区31利用包含在栅电极23中的掺杂剂作为源来形成，所以扩散区31可以被形成为与衬底11中的沟槽17的表面相接触，并且扩散区31可以具有包围栅电极23的外壁的形式。

当栅电极23包括混合有硼的钨时，扩散区31可以通过将硼扩散入衬底11来形成。即，扩散区31可以包括硼。

根据实施方式，晶体管可以经由上述工艺来形成。

经由根据实施方式的上述工艺形式的晶体管可以用于各种电子设备，尤其是半导体存储器。例如，半导体存储器可以包括布置有用于存储数据的多个存储器单元的单元阵列。多个存储器单元中的每个可以包括用于存储数据的存储元件和用于控制对存储元件存取的选择元件。经由上述工艺形成的晶体管可以用作选择元件。更具体地，晶体管可以用于半导体存储器中，所述半导体存储器利用呈现不同电阻状态并且基于电阻状态来存储数据的存储元件。半导体存储器感测每个存储元件中的电阻变化，并且利用电阻状态来确定存储的数据，例如，高电阻值表示“1”，而低电阻值表示“0”。

基于电阻状态存储数据的半导体存储器可以利用可变电阻元件作为存储器件。可变电阻元件可以为一种元件：该元件呈现出不同的电阻状态，并且能够响应于施加至其上的电流或者电压而在不同的电阻状态之间切换。这种可变电阻元件可以包括改变其电阻的可变电阻材料。可变电阻材料用于通过改变电阻特性来执行信息的存储和擦除的阻变存储器。可变电阻材料可以通过将各种材料用于如下存储器来形成：阻变随机存取存储器(rram)、相变随机存取存储器(pram)、铁电随机存取存储器(fram)、磁性随机存取存储器(mram)、自旋转移力矩磁性随机存取存储器(sttram)等。例如，可变电阻材料可以包括：铁磁材料、过渡金属氧化物材料、包括基于钙钛矿材料的金属氧化物材料、包括基于硫族化物材料的相变材料、铁电材料等。

在下文中，将参照图4和图5来详细地描述包括根据实施方式的晶体管的半导体存储器。图4为图示了包括根据实施方式的晶体管的半导体存储器的平面图。图5为图示了根据实施方式沿着图4中所示的线a-a’截取的包括晶体管的半导体存储器的截面图。

如图4和5所示，所示的半导体存储器包括：可变电阻元件140的阵列；掩埋栅110，每个掩埋栅110至少部分地掩埋在衬底101内；结区120，其形成在衬底101内每个掩埋栅110的两侧；以及扩散区130，其形成在衬底101内对应于相应的掩埋栅110。如图4所示，经由形成在衬底101内的场隔离层103所限定的每个有源区105可以为具有长轴和短轴且长轴延伸至第一方向的线型。多个这种有源区105可以被布置成在与第一方向交叉的第二方向上以预定的间隔隔开。每个掩埋栅110可以包括：沟槽111，其形成在衬底101内；栅电介质层113，其形成在沟槽111的表面上；栅电极117，其形成在栅电介质层113上，以间隙填充沟槽的一部分；扩散阻挡层115，其插置在栅电介质层113与栅电极117之间；以及密封层119，其在栅电极117上，间隙填充沟槽111的其余部分。每个沟槽111可以为向同时与有源区105和场隔离层103交叉的第二方向延伸的线型。以上详细地描述了根据实施方式的适用于半导体存储器的晶体管，因而将省略其详细描述。

此外，在实施方式中，半导体存储器可以包括：第一中间电介质层131，其在衬底101上；第一插塞132，其穿通第一中间电介质层131，以在有源区105的任一边缘与结区120耦接；以及第二插塞133，其在掩埋栅110之间与结区120耦接。第一中间电介质层131可以为包括选自包含氧化物材料、氮化物材料或者氮氧化物材料在内的一组中的任意一种的单层结构，或者包括上述材料的两个或多个的多层结构。第一插塞132在第二方向上可以被布置为偏向有源区105的一侧，第二插塞133在第二方向上可以被布置为偏向有源区105的另一侧。

此外，在实施方式中，半导体存储器中的可变电阻元件140可以与第一插塞132、第二中间电介质层151、第三插塞152以及第四插塞153接触，其中，第一插塞132在第一中间电介质层131上，第二中间电介质层151形成在包括可变电阻元件140的第一中间电介质层131上，第三插塞152穿通第二中间电介质层151以与可变电阻元件140接触，第四插塞153穿通第二中间电介质层151以与第二插塞133接触。第二中间电介质层151可以为包括选自包含氧化物材料、氮化物材料或者氮氧化物材料在内的一组中的任意一种的单层结构，或者包括上述材料的两个或多个的多层结构。可变电阻元件可以指的是响应于施加至其上的偏置(例如，电流或者电压)而在不同的电阻状态之间切换的元件。可变电阻元件140可以包括隧道阻障插置在两个磁性材料之间的磁隧道结(mtj)、金属氧化物材料、相变材料、铁电材料等。

此外，在实施方式中，半导体存储器可以包括第一导线161和第二导线162，第二导线162形成在第二中间电介质层151上，以与第三插塞152和第四插塞153接触。第一导线161可以为位线，而第二导线162可以为源极线。与第二导线162耦接的第二插 塞133和第四插塞153可以为源极线接触部。第一导线161和第二导线162可以为向第一方向延伸的线型模式。第一导线161和第二导线162可以交替地布置成在第二方向上以预定的间隔隔开。

由于上述半导体存储器利用具有扩散区130的晶体管作为选择元件，所以可以改善感测电阻变化的半导体存储器的操作特性和可靠性。

根据本发明的实施方式的半导体存储器可以应用于各种电子设备或系统。图6至图10示出能够实施本文中所公开的半导体存储器的电子设备或系统的一些示例。

参见图6，微处理器1000可以执行用于控制和调节一系列处理的工作：从各种外部设备接收数据、处理数据以及将处理结果输出至外部设备。微处理器1000可以包括：存储单元1010、操作单元1020、控制单元1030等等。微处理器1000可以是各种数据处理单元，例如中央处理单元(cpu)、图形处理单元(gpu)、数字信号处理器(dsp)以及应用处理器(ap)。

存储单元1010是将数据存储在微处理器1000中的部件，如处理器寄存器、寄存器等。存储单元1010可以包括：数据寄存器、地址寄存器、浮点寄存器等。此外，存储单元1010可以包括各种寄存器。存储单元1010可以执行暂时地存储要通过操作单元1020执行运算的数据、执行运算的结果数据以及存储执行运算的数据的地址的功能。

存储单元1010可以包括根据实施方式的上述半导体器件的一个或多个。存储单元1010可以包括半导体存储器。半导体存储器可以包括：沟槽，其形成在衬底内；栅电介质层，其形成在沟槽的表面上；栅电极，其形成在栅电介质层上，间隙填充沟槽的一部分且包括掺杂剂；扩散区，其形成为与沟槽的表面相接触并且在衬底内与栅电极相对应；结区，其形成在衬底内、沟槽的两侧；以及存储元件，其在沟槽的一侧与结区耦接。扩散区可以包括与包含在栅电极中的掺杂剂相同材料的掺杂剂。扩散区可以将包含在栅电极中的掺杂剂扩散入衬底内来形成。通过提供扩散区，能够改善半导体存储器的性能。经由此，存储单元1010和微处理器1000可以具有改善的可靠性。

操作单元1020可以根据控制单元1030将命令解码的结果来执行四项算术运算或者逻辑运算。操作单元1020可以包括至少一个算术逻辑单元(alu)等。

控制单元1030可以从微处理器1000的存储单元1010、操作单元1020以及外部设备接收信号，执行命令的提取、解码、以及控制微处理器1000的信号的输入和输出，以及执行由程序表示的处理。

根据本实施方式的微处理器1000可以额外地包括高速缓冲存储单元1040，其能够 暂时地存储将要从外部设备而非存储单元1010输入的数据或者输出至外部设备的数据。在这种情况下，高速缓冲存储单元1040可以经由总线接口1050与存储单元1010、操作单元1020以及控制单元1030交换数据。

图7为实施基于公开的技术的存储电路的处理器的配置图的示例。

参见图7，处理器1100可以通过包括除了微处理器执行的工作之外的各种功能，来改善性能并实现多功能，微处理器执行控制和调节一系列处理的工作：从各种外部设备接收数据，处理数据以及将处理结果输出至外部设备。处理器1100可以包括：核心单元1110，其用作微处理器；高速缓冲存储单元1120，其用于暂时地存储数据；以及总线接口1130，其用于在内部设备与外部设备之间传输数据。处理器1100可以包括各种片上系统(soc)，例如多核处理器、图形处理单元(gpu)以及应用处理器(ap)。

本实施方式的核心单元1110是对从外部设备输入的数据执行算术逻辑运算的部件，并且可以包括：存储单元1111、操作单元1112以及控制单元1113。

存储单元1111是将数据存储在处理器1100中的部件，如处理器寄存器、寄存器等。存储单元1111可以包括：数据寄存器、地址寄存器、浮点寄存器等。此外，存储单元1111可以包括各种寄存器。存储单元1111可以执行暂时地存储要通过操作单元1112执行运算的数据、执行运算的结果数据以及存储执行运算的数据的地址的功能。操作单元1112是在处理器1100中执行运算的部件。操作单元1112可以根据控制器1113将命令解码的结果等来执行四项算术运算和逻辑运算。操作单元1112可以包括至少一个算术逻辑单元(alu)等。控制单元1113可以从处理器1100的存储单元1111、操作单元1112以及外部设备接收信号，执行命令的提取、解码、控制处理器1100的信号的输入和输出，以及执行由程序表示的处理。

高速缓冲存储单元1120是暂时地存储数据以补偿以高速操作的核心单元1110与以低速操作的外部设备之间的数据处理速度的差的部件。高速缓冲存储单元1120可以包括：初级存储部1121、二级存储部1122以及三级存储部1123。通常，高速缓冲存储单元1120包括初级存储部1121和二级存储部1122，并且在需要高存储容量的情况下可以包括三级存储部1123。视情况需要，可以增加高速缓冲存储单元1120包括的存储部的数量。也就是说，可以根据设计来改变包括在高速缓冲存储单元1120中的存储部的数量。初级存储部1121、二级存储部1122和三级存储部1123存储和识别数据的速度可以相同或不同。在相应的存储部1121、1122和1123的速度不同的情况下，初级存储部1121的速度可以最大。高速缓冲存储单元1120中的初级存储部1121、二级存储部1122和三级存储部1123中的至少一个存储部可以包括根据实施方式的上述半导体存储器中的一个 或多个。例如，高速缓冲存储单元1120可以包括半导体存储器。半导体存储器可以包括：沟槽，其形成在衬底内；栅电介质层，其形成在沟槽的表面上；栅电极，其形成在栅电介质层上，间隙填充沟槽的一部分且包括掺杂剂；扩散区，其形成为与沟槽的表面相接触，并且在衬底内与栅电极相对应；结区，其形成在衬底内、沟槽的两侧；以及存储单元，其在沟槽一侧与结区耦接。扩散区可以包括与包含在栅电极中的掺杂剂相同材料的掺杂剂。扩散区可以通过将包含在栅电极中的掺杂剂扩散入衬底内来形成。通过设置扩散区，能够改善半导体存储器的性能。经由此，高速缓冲存储单元1120和处理器1100可以具有改善的可靠性。

尽管在图7中示出了全部的初级存储部1121、二级存储部1122和三级存储部1123被配置在高速缓冲存储单元1120内部，但是应当注意的是，高速缓冲存储单元1120的初级存储部1121、二级存储部1122和三级存储部1123可以被配置在核心单元1100的外部，并且可以补偿核心单元1110与外部设备之间的数据处理速度的差。此外，应当注意的是，高速缓冲存储单元1120中的初级存储部1121可以设置在核心单元1110的内部，而二级存储部1122和三级存储部1123可以配置在核心单元1110的外部以加强用于补偿数据处理速度的差的功能。在另一个实施方式中，初级存储部1121和二级存储部1122可以设置在核心单元1110的内部，而三级存储部1123可以设置在核心单元1110的外部。

总线接口1130是将核心单元1110、高速缓冲存储单元1120和外部设备连接的部件，并且允许数据有效地传输。

根据本实施方式的处理器1100可以包括多个核心单元1110，而多个核心单元1110可以共享高速缓冲存储单元1120。多个核心单元1110和高速缓冲存储单元1120可以直接地连接或者经由总线接口1130来连接。多个核心单元可以采用与核心单元1110的上述配置相同的方式来配置。在处理器1100包括多个核心单元1110的情况下，高速缓冲存储单元1120中的初级存储部1121可以配置在每个核心单元1110中，与多个核心单元1110的数量相对应，而二级存储部1122和三级存储部1123可以配置在多个核心单元1110的外部并经由总线接口1130被共享。初级存储部1121的处理速度可以比二级存储部1122和三级存储部1123的处理速度快。在另一个实施方式中，初级存储部1121和二级存储部1122可以配置在每个核心单元1110中，与多个核心单元1110的数量相对应，而三级存储部1123可以配置在多个核心单元1110的外部并经由总线接口1130被共享。

根据本实施方式的处理器1100还可以包括：嵌入的存储单元1140，其存储数据；通信模块单元1150，其能够采用有线或无线的方式将数据传送至外部设备和从外部设备接收数据；存储器控制单元1160，其驱动外部存储器件；以及媒体处理单元1170，其处理在处理器1100中处理的数据或者从外部输入设备输入的数据，并且将处理的数据输出 至外部接口设备等。此外，处理器1100可以包括多个各种模块和器件。在这种情况下，附加的多个模块可以经由总线接口1130与核心单元1110和高速缓冲存储单元1120交换数据，并且模块彼此之间交换数据。

嵌入的存储单元1140不仅可以包括易失性存储器，还可以包括非易失性存储器。易失性存储器可以包括：dram(动态随机存取存储器)、移动dram、sram(静态随机存取存储器)、以及具有与上述存储器相似功能的存储器等等。非易失性存储器可以包括：rom(只读存储器)、或非型快闪存储器、与非型快闪存储器、相变随机存取存储器(pram)、阻变随机存取存储器(rram)、自旋转移力矩随机存取存储器(sttram)、磁性随机存取存储器(mram)、具有相似功能的存储器。

通信模块单元1150可以包括：能够与有线网络连接的模块、能够与无线网络连接的模块以及二者。有线网络模块可以包括诸如经由传输线来发送和接收数据的各种设备：局域网(lan)、通用串行总线(usb)、以太网、电力线通信(plc)等等。无线通信模块可以包括诸如在不需要传输线的情况下发送和接收数据的各种设备：红外线数据协会(irda)、码分多址(cdma)、时分多址(tdma)、频分多址(fdma)、无线lan、zigbee、泛在传感器网络(usn)、蓝牙、射频识别(rfid)、长期演进(lte)、近场通信(nfc)、无线宽带互联网(wibro)、高速下行链路分组接入(hsdpa)、宽带cdma(wcdma)、超宽带(uwb)等等。

存储器控制单元1160管理和处理根据不同的通信标准操作的在处理器1100与外部存储设备之间传送的数据。存储器控制单元1160可以包括各种存储器控制器，例如可以控制如下设备的器件：ide(集成设备电路)、sata(串行高级技术附件)、scsi(小型计算机系统接口)、raid(独立磁盘的冗余阵列)、ssd(固态盘)、esata(外部sata)、pcmcia(个人计算机存储卡国际协会),usb(通用串行总线)、安全数字(sd)卡、迷你安全数字(msd)卡、微型安全数字(微型sd)卡、安全数字高容量(sdhc)卡、记忆棒卡、智能媒体(sm)卡、多媒体卡(mmc)、嵌入式mmc(emmc)、紧凑型快闪(cf)卡等。

媒体处理单元1170可以处理在处理器1100中处理的数据或者从外部输入设备以图形、声音和其它形式输入的数据，并且将数据输出至外部接口设备。媒体处理单元1170可以包括：图形处理单元(gpu)、数字信号处理器(dsp)、高清晰度音频设备(hd音频)、高清晰度多媒体接口(hdmi)控制器等等。

图8为实施基于公开的技术的存储电路的系统的配置图的示例。

参见图8，系统1200作为用于处理数据的装置可以执行输入、处理、输出、通信、 存储等，以进行对于数据的一系列操作。系统1200可以包括：处理器1210、主存储器件1220、辅助存储器件1230、接口器件1240等。本实施方式的系统1200可以是利用处理器来操作的各种电子系统，所述处理器例如计算机、服务器、pda(个人数字助理)、便携式计算机、网络本、无线电话、移动电话、智能电话、数字音乐播放器、pmp(便携式多媒体播放器)、照相机、全球定位系统(gps)、摄像机、录音机、远程信息处理、视听(av)系统、智能电视等。

处理器1210可以将输入的命令解码，并且对存储在系统1200中的数据进行运算、比较等，以及控制这些操作。处理器1210可以包括：微型处理器单元(mpu)、中央处理单元(cpu)、单核/多核处理器、图形处理单元(gpu)、应用处理器(ap)、数字信号处理器(dsp)等等。

主存储器件1220为如下的存储器，其当执行程序时能够暂时地存储、调用和执行来自辅助存储器件1230的程序编码或者数据，并且即使当电源切断时也能保持存储的内容。主存储器件1220可以包括根据实施方式的上述半导体器件中的一个或多个。例如，主存储器件1220可以包括半导体存储器。半导体存储器可以包括：沟槽，其形成在衬底内；栅电介质层，其形成在沟槽的表面上；栅电极，其形成在栅电介质层上，间隙填充沟槽的一部分并包括掺杂剂；扩散区，其形成为与沟槽的表面接触，并且在衬底内与栅电极相对应；结区，其形成在衬底内、沟槽的两侧；以及存储元件，其在沟槽的一侧与结区耦接。扩散区可以包括与包含在栅电极中的掺杂剂相同材料的掺杂剂。扩散区可以通过将包含在栅电极中的掺杂剂扩散入衬底内来形成。通过设置扩散区，能够改善半导体存储器的性能。经由此，主存储器件1220和系统1200可以具有改善的可靠性。

此外，主存储器件1220还可以包括静态随机存取存储器(sram)、动态随机存取存储器(dram)等易失性存储器的类型，其中，当电源被切断时擦除全部的内容。与此不同，主存储器件1220可以不包括根据实施方式的半导体器件，而可以包括静态随机存取存储器(sram)、动态随机存取存储器(dram)等易失性存储器的类型，其中，当电源被切断时擦除全部的内容。

辅助存储器件1230为用于存储程序编码或者数据的存储器件。虽然辅助存储器件1230的速度比主存储器件1220慢，但是辅助存储器件1230能够存储的数据量更大。辅助存储器件1230可以包括根据实施方式的上述半导体器件中的一个或多个。例如，辅助存储器件1230可以包括半导体存储器。半导体存储器可以包括：沟槽，其形成在衬底内；栅电介质层，其形成在沟槽的表面上；栅电极，其形成在栅电介质层上，间隙填充沟槽的一部分并包含掺杂剂；扩散区，其形成为与沟槽的表面接触，并且在衬底内与栅电极相对应；结区，其形成在衬底内、沟槽的两侧；以及存储元件，其在沟槽的一侧与结区 耦接。扩散区可以包括与包含在栅电极中的掺杂剂相同材料的掺杂剂。扩散区可以通过将包含在栅电极中的掺杂剂扩散入衬底内来形成。通过设置扩散区，能够改善半导体存储器的性能。经由此，辅助存储器件1230和系统1200可以具有改善的可靠性。

此外，辅助存储器件1230还可以包括数据存储系统(参见图9中的附图标记1300)，例如，利用磁性的磁带、磁盘、利用光学的光盘、利用磁性和光学的磁光盘、固态盘(ssd)、usb存储器(通用串行总线存储器)、安全数字(sd)卡、迷你安全数字(msd)卡、微型安全数字(微型sd)卡、安全数字高容量(sdhc)卡、记忆棒卡、智能媒体(sm)卡、多媒体卡(mmc)、嵌入式mmc(emmc)、紧凑型快闪(cf)卡等等。与此不同，辅助存储器件1230可以不包括根据实施方式的半导体器件，而可以包括数据存储系统(参见图9中的附图标记1300)，例如，利用磁性的磁带、磁盘、利用光学的光盘、利用磁性和光学的磁光盘、固态盘(ssd)、usb存储器(通用串行总线存储器)、安全数字(sd)卡、迷你安全数字(msd)卡、微型安全数字(微型sd)卡、安全数字高容量(sdhc)卡、记忆棒卡、智能媒体(sm)卡、多媒体卡(mmc)、嵌入式mmc(emmc)、紧凑型快闪(cf)卡等等。

接口器件1240可以执行本实施方式的系统1200与外部设备之间的命令和数据的交换。接口器件1240可以为按键、键盘、鼠标、扬声器、麦克风、显示器、各种人机接口设备(hid)、通信设备等。通信设备可以包括：能够与有线网络连接的模块、能够与无线网络连接的模块、以及二者。有线网络模块可以包括诸如经由传输线来发送和接收数据的各种设备：局域网(lan)、通用串行总线(usb)、以太网、电力线通信(plc)等等。无线网络模块可以包括诸如在不需要传输线的情况下发送和接收数据的各种设备：红外线数据协会(irda)、码分多址(cdma)、时分多址(tdma)、频分多址(fdma)、无线lan、zigbee、泛在传感器网络(usn)、蓝牙、射频识别(rfid)、长期演进(lte)、近场通信(nfc)、无线宽带互联网(wibro)、高速下行链路分组接入(hsdpa)、宽带cdma(wcdma)、超宽带(uwb)等等。

图9为实施基于公开的技术的存储电路的数据存储系统的配置图的示例。

参见图9，数据存储系统1300可以包括：存储器件1310，其作为用于存储数据的部件具有非易失性特性；控制器1320，其控制存储器件1310；接口1330，其用于与外部设备连接；以及暂时存储器件1340，其用于暂时地存储数据。数据存储系统1300可以为盘型，例如硬盘驱动(hdd)、光盘只读存储器(cdrom)、数字多功能光盘(dvd)、固态盘(ssd)等；以及可以为卡型，例如usb存储器(通用串行总线存储器)、安全数字(sd)卡、迷你安全数字(msd)卡、微型安全数字(微型sd)卡、安全数字高容量(sdhc)卡、记忆棒卡、智能媒体(sm)卡、多媒体卡(mmc)、嵌入式mmc (emmc)、紧凑型快闪(cf)卡等等。

存储器件1310可以包括半永久性地存储数据的非易失性存储器。非易失性存储器可以包括：rom(只读存储器)、或非型快闪存储器、与非型快闪存储器、相变随机存取存储器(pram)、阻变随机存取存储器(rram)、磁性随机存取存储器(mram)等。

控制器1320可以控制存储器件1310与接口1330之间的数据交换。为此，控制器1320可以包括处理器1321，处理器1321用于执行处理从数据存储系统1300的外部经由接口1330输入的命令的操作等。

接口1330执行数据存储系统1300与外部设备之间的命令和数据的交换。在数据存储系统1300为卡型的情况下，接口1300可以与在如下器件中使用的接口兼容，所述器件例如usb存储器(通用串行总线存储器)、安全数字(sd)卡、迷你安全数字(msd)卡、微型安全数字(微型sd)卡、安全数字高容量(sdhc)卡、记忆棒卡、智能媒体(sm)卡、多媒体卡(mmc)、嵌入式mmc(emmc)、紧凑型快闪(cf)卡等等，或者与在类似于上述器件的器件中使用的接口兼容。在数据存储系统1300为盘型的情况下，接口1330可以与如下的接口兼容，例如ide(集成设备电路)、sata(串行高级技术附件)、scsi(小型计算机系统接口)、esata(外部sata)、pcmcia(个人计算机存储卡国际协会),usb(通用串行总线)等，或者与类似于上述接口的接口兼容。接口1330可以与彼此具有不同类型的一个或多个接口兼容。

根据与外部设备、控制器和系统的接口的多样化和高性能，暂时存储器件1340可以暂时地存储数据，以在接口1330与存储器件1310之间高效地传送数据。用于暂时地存储数据的暂时存储器件1340可以包括根据实施方式的上述半导体器件中的一个或多个。例如，暂时存储器件1340可以包括半导体存储器。半导体存储器可以包括：沟槽，其形成在衬底内；栅电介质层，其形成在沟槽的表面上；栅电极，其形成在栅电介质层上，间隙填充沟槽的一部分并包含掺杂剂；扩散区，其形成为与沟槽的表面接触，并且在衬底内与栅电极相对应；结区，其形成在衬底内、沟槽的两侧；以及存储元件，其在沟槽的一侧与结区耦接。扩散区可以包括与包含在栅电极中的掺杂剂相同材料的掺杂剂。扩散区可以通过将包含在栅电极中的掺杂剂扩散入衬底内来形成。通过设置扩散区，可以改善半导体存储器的性能。经由此，暂时存储器件1340和数据存储系统1300可以具有改善的可靠性。

图10为实施基于公开的技术的存储电路的存储系统的配置图的示例。

参见图10，存储系统1400可以包括：存储器1410，其作为存储数据的部件具有非 易失性特性；存储器控制器1420，其控制存储器1410；接口1430，其用于与外部设备连接等等。存储系统1400可以为卡型，例如固态盘(ssd)、usb存储器(通用串行总线存储器)、安全数字(sd)卡、迷你安全数字(msd)卡、微型安全数字(微型sd)卡、安全数字高容量(sdhc)卡、记忆棒卡、智能媒体(sm)卡、多媒体卡(mmc)、嵌入式mmc(emmc)、紧凑型快闪(cf)卡等等。

用于存储数据的存储器1410可以包括根据实施方式的上述半导体器件中的一个或多个。例如，存储器1410可以包括半导体存储器。半导体存储器可以包括：沟槽，其形成在衬底内；栅电介质层，其形成在沟槽的表面上；栅电极，其形成在栅电介质层上，间隙填充沟槽的一部分并包含掺杂剂；扩散区，其形成为与沟槽的表面接触，并且在衬底内与栅电极相对应；结区，其形成在衬底内、沟槽的两侧；以及存储元件，其在沟槽的一侧与结区耦接。扩散区可以包括与包含在栅电极中的掺杂剂相同材料的掺杂剂。扩散区可以通过将包含在栅电极中的掺杂剂扩散入衬底内来形成。通过设置扩散区，可以改善半导体存储器的性能。经由此，存储器1410和存储系统1400可以具有改善的可靠性。

此外，根据本实施方式的存储器1410还可以包括：rom(只读存储器)、或非型快闪存储器、与非型快闪存储器、相变随机存取存储器(pram)、阻变随机存取存储器(rram)、磁性随机存取存储器(mram)等等，它们具有非易失性特性。

存储器控制器1420可以控制存储器1410与接口1430之间的数据交换。为此，存储器控制器1420可以包括处理器1421，其用于执行处理从存储系统1400的外部经由接口1430输入的命令的操作。

接口1430执行在存储系统1400与外部设备之间的命令和数据的交换。接口1430可以与在如下器件中使用的接口兼容，所述器件例如，usb存储器(通用串行总线存储器)、安全数字(sd)卡、迷你安全数字(msd)卡、微型安全数字(微型sd)卡、安全数字高容量(sdhc)卡、记忆棒卡、智能媒体(sm)卡、多媒体卡(mmc)、嵌入式mmc(emmc)、紧凑型快闪(cf)卡等等，或者与在类似于上述器件的器件中使用的接口兼容。接口1430可以与彼此具有不同类型的一个或多个接口兼容。

根据本实施方式的存储系统1400还可以包括缓冲存储器1440，其用于根据与外部设备、存储器控制器和存储系统的接口的多样化和高性能，而在接口1430与存储器1410之间高效地传送数据。例如，缓冲存储器1440可以包括半导体存储器。半导体存储器可以包括：沟槽，其形成在衬底内；栅电介质层，其形成在沟槽的表面上；栅电极，其形成在栅电介质层上，间隙填充沟槽的一部分并包含掺杂剂；扩散区，其形成为与沟槽的 表面接触，并且在衬底内与栅电极相对应；结区，其形成在衬底内、沟槽的两侧；以及存储元件，其在沟槽的一侧与结区耦接。扩散区可以包括与包含在栅电极中的掺杂剂相同材料的掺杂剂。扩散区可以通过将包含在栅电极中的掺杂剂扩散入衬底内来形成。通过设置扩散区，可以改善半导体存储器的性能。经由此，缓冲存储器1440和存储系统1400可以具有改善的可靠性。

此外，根据本实施方式的缓冲存储器1440还可以包括：具有易失性特性的sram(静态随机存取存储器)、dram(动态随机存取存储器)等；以及具有非易失性特性的相变随机存取存储器(rram)、阻变随机存取存储器(rram)、自旋转移力矩随机存取存储器(sttram)、磁性随机存取存储器(mram)等。与此不同，缓冲存储器1440可以不包括根据实施方式的半导体器件，而可以包括：具有易失性特性的sram(静态随机存取存储器)、dram(动态随机存取存储器)等；以及具有非易失性特性的相变随机存取存储器(rram)、阻变随机存取存储器(rram)、自旋转移力矩随机存取存储器(sttram)、磁性随机存取存储器(mram)等。

基于在本文件中公开的存储器件的在图6至图10中的电子设备或系统的以上示例的特征可以在各种设备、系统或应用中实施。一些示例包括移动电话或者其它的便携式通信设备、平板电脑、笔记本或者膝上型计算机、游戏机、智能电视机、tv机顶盒、多媒体服务器、具有或不具有无线通信功能的数码照相机、具有无线通信功能的手表或者其它的可佩戴设备。

尽管本专利文件包含很多细节，但是这些细节不应当解释为是对于任何发明的范围或者要求保护的范围的限制，更确切地说，应当解释为可以是特定发明的具体实施例的具体特征的描述。在各个实施例的上下文中，本专利文件中所述的某些特征也可以结合在单个实施例来实施。相反地，在单个实施例的上下文中描述的各种特征也可以在多个实施例中单独地实施或者采用任何适合的子组合来实施。此外，尽管特征之前可能被描述为用作某些组合，甚至最初这样被要求保护，但是要求保护的组合中的一个或更多的特征在一些情况下可能从该组合中被去除，并且该要求保护的组合可以涉及子组合或者子组合的变体。

类似地，尽管在附图中采用特定的次序描绘了操作，但是这不应当理解为需要采用所示的特定次序或者顺序的次序来执行这种操作，或者执行全部所示的操作来实现期望的结果。此外，在本专利文件中所述的实施例中的各种系统部件的分隔不应当理解为在全部的实施例中需要这种分隔。

仅描述了一些实施方式和示例。基于该专利文件中所描述和图示的内容能够产生其 它的实施方式、改进的实施方式和变体。