图像传感器和包括其的系统的制作方法

技术领域

发明构思总体上涉及包括堆叠式半导体集成电路(裸片，die)的封装件的图像传感器并且涉及包括这样的图像传感器的电子系统。

背景技术：

近来，对诸如智能电话、平板电脑等的更高功能性和紧凑度的移动装置的需求需要借助于高集成度和高封装度技术将例如封装式组件的组件以及装置的特征进行小型化。这些组件中的试图被小型化的一种是图像传感器封装件。为了降低这样的封装件的制造成本，除了提供它们的小型化之外，可将像素阵列提供到一个半导体裸片，同时可以在另一个导体裸片中提供其他电路，然后堆叠这两个半导体裸片。然而，由于与它们的设计有关的工艺余量，因此包括堆叠的裸片的当前的图像传感器不允许在电子装置且尤其是诸如智能电话、平板电脑等的移动装置中实现期望水平的小型化。

技术实现要素：

根据发明构思的图像传感器包括：第一半导体裸片，包括像素行和像素列的像素阵列、足迹在行方向上延长并且位于与像素阵列的第一相对侧和第二相对侧中的一个相邻的第一列层间连接结构以及在斜线方向上线性地延伸并且使像素列彼此独立地连接到第一列层间连接结构的列路由布线；以及第二半导体裸片，与第一半导体裸片堆叠并且连接到第一半导体裸片，第二半导体裸片包括第二列层间连接结构和列控制电路。第二列层间连接结构电连接到第一列层间连接结构，第二列层间连接结构的足迹在行方向上延长并且在第一半导体裸片和第二半导体裸片的堆叠件中占有与第一列层间连接结构的位置竖直地对应的位置，列控制电路电连接到第二列层间连接结构。这里，行方向表示与像素行平行的方向，斜线方向表示与行方向形成锐角的方向。

根据发明构思的图像传感器包括：第一半导体裸片，包括像素行和像素列的像素阵列、与像素阵列的第一相对侧和第二相对侧中的一个相邻地设置并且具有在行方向上延长的足迹的第一列层间连接结构、与像素阵列的第三相对侧和第四相对侧中的一个相邻地设置并且具有在列方向上延长的足迹的第一行层间连接结构、使像素列彼此独立地电连接到第一列层间连接结构的列路由布线以及使像素行彼此独立地电连接到第一行层间连接结构的行路由布线；以及第二半导体裸片，与第一半导体裸片堆叠并且连接到第一半导体裸片，且包括电连接到第一列层间连接结构的第二列层间连接结构、电连接到第一行层间连接结构的第二行层间连接结构、电连接到第二列层间连接结构的列控制电路以及电连接到第二行层间连接结构的行控制电路。第二列层间连接结构的足迹在行方向上延长并且位于在堆叠裸片的方向上与第一列层间连接单元的位置对齐的位置处。第二行层间连接结构的足迹在列方向上延长并且位于在堆叠裸片的方向上与第一行层间连接结构的位置对齐的位置处。另外，列路由布线和/或行路由布线是在分别与行方向和列方向形成锐角的斜线方向上纵长地延伸的线性布线。

根据发明构思的系统包括处理器和由处理器控制的堆叠式图像传感器。堆叠式图像传感器包括第一半导体裸片和第二半导体裸片。第一半导体裸片包括像素布置在像素行和像素列中的像素阵列、在行方向上延伸并且与像素阵列的顶侧或底侧相邻地设置的第一列层间连接单元以及在斜线方向上延伸以连接像素列和第一列层间连接单元的列路由布线。第二半导体裸片与第一半导体裸片堆叠。第二半导体裸片包括在行方向上延伸并且设置在与第一列层间连接单元对应的位置处以连接到第一列层间连接单元的第二列层间连接单元以及连接到第二列层间连接单元的列控制电路。

此外，根据发明构思的图像传感器包括：第一裸片和第二裸片，一个在另一个上堆叠并且彼此连接，第一裸片包括半导体基板、像素阵列和路由布线，第二裸片包括半导体基板和像素阵列控制电路。像素阵列包括像素行和像素列、均电连接相应的像素列中的像素的列数据线以及均电连接相应的像素行中的像素的行选择线，在每行中的像素在第一方向上排列，在每列中的像素在第二方向上排列。路由布线包括列路由布线和行路由布线，列路由布线分别在列数据线的端部处电连接到列数据线，像素阵列的所有像素通过列路由布线电连接到第二裸片的像素阵列控制电路，行路由布线分别在行选择线的端部处电连接到行选择线，像素阵列的所有像素通过行路由布线电连接到第二裸片的像素阵列控制电路。另外，所有的行路由布线和/或所有的列路由布线是线性的，并且在分别与第一方向和第二方向形成锐角的斜线方向上在第一裸片中的同一层内彼此平行地纵长地延伸。

附图说明

通过下面结合附图进行的详细描述，将更清楚地理解发明构思的示例。

图1是根据示例的堆叠式图像传感器的透视图。

图2是示出图1的堆叠式图像传感器的拆解状态的图。

图3和图4是示出在图1的堆叠式图像传感器中采用的滑道路由结构(slide routing structure)的图。

图5是示出根据示例的堆叠式图像传感器的框图。

图6A和图6B是示出根据示例的堆叠式图像传感器的布局的图。

图7A至图7D是示出包括在图5的堆叠式图像传感器中的示例像素的图。

图8是根据示例的堆叠式图像传感器的剖视图。

图9是示出在图8的堆叠式图像传感器中实施的滑道路由结构的图。

图10是根据示例的堆叠式图像传感器的剖视图。

图11是示出在图10的堆叠式图像传感器中实施的滑道路由结构的图。

图12是根据示例的堆叠式图像传感器的剖视图。

图13是根据示例的用于描述堆叠式图像传感器的制造工艺的图。

图14是示出根据示例的包括堆叠式图像传感器的相机系统的图。

图15是示出根据示例的包括堆叠式图像传感器的计算机系统的图。

图16是示出在图15的计算机系统中可使用的接口的框图。

具体实施方式

以下，将参照示出了根据发明构思的一些示例的附图更充分地描述发明构思。然而，发明构思可以以许多不同的形式来实施并且不应解释为局限于在这里阐述的示例。相反，提供这些示例使得本公开将是彻底的和完整的，并且这些示例将向本领域技术人员充分地传达发明构思的范围。在附图中，为了清楚起见，可夸大层和区域的尺寸和相对尺寸。同样的标记始终指示同样的元件。

将理解的是，尽管这里可使用术语第一、第二、第三等来描述不同的元件，但这些元件不应受这些术语限制。这些术语用于将一个元件与另一元件区分开。因此，在不脱离本公开的教导的情况下，下面讨论的第一元件可称为第二元件。如这里所使用的，术语“和/或”包括一个或更多个相关所列项的任意组合和所有组合。

将理解的是，当元件被称为“连接”或“结合”到另一元件时，它可直接连接或结合到所述另一元件或者可存在中间元件。相反，当元件被称为“直接连接”或“直接结合”到另一元件时，不存在中间元件。用于描述元件之间的关系的其他词语应该以同样的方式来解释(例如，“在……之间”与“直接在……之间”，“相邻”与“直接相邻”等)。

这里使用的术语仅出于描述具体示例的目的而不意图是限制性的。除非上下文另外清楚地表示，否则单数形式“一个”、“一种”和“该(所述)”也意图包括复数形式。还将理解的是，当在本说明书中使用术语“包含”和/或“包括”时，说明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或更多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。

除非另有定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员所通常理解的意思相同的意思。例如，术语“足迹(footprint)”将理解为通常指作为代表由结构占有的区域的如在平面中所观察的结构的轮廓。另外，术语裸片将理解为包括基板(诸如半导体基板)和集成电路并且可在基板上具有一个或更多个绝缘层或层间绝缘层(例如，介电层)的单元。因此，当特征被描述为“同一层”的部分时，这样的描述将理解为指特征被限制在基板的表面或已经形成在基板上的层的表面内或被限制到基板的表面或已经形成在基板上的层的表面的事实。还将理解的是，除非这里明确这样定义，否则术语(诸如在通用词典中定义的术语)应被解释为具有与相关领域的背景中它们的意思一致的意思，并且将不以理想或过度形式化的意义来解释。

图1是根据示例的堆叠式图像传感器的透视图，图2是示出图1的堆叠式图像传感器的拆解状态的图。另外，图1和图2实际上是示意性的，由于它们示出下面更详细地描述的各种连接结构和电路的足迹。

参照图1和图2，堆叠式图像传感器10包括在竖直方向Z上堆叠的第一半导体裸片100和第二半导体裸片200。例如，如图1和图2中所示，第一半导体裸片100可堆叠在第二半导体裸片200上。

第一半导体裸片100可包括像素阵列110、第一列层间连接单元120、列路由布线130、第一行层间连接单元140和行路由布线150。

如图5中所示，像素PX布置在像素阵列110中的像素行和像素列中。第一列层间连接单元120在行方向X上纵长地延伸并且与像素阵列110的顶侧或底侧相邻地设置。第一行层间连接单元140在列方向Y上纵长地延伸并且与像素阵列110的左侧或右侧相邻地设置。例如，如在图1和图2中所示，第一列层间连接单元120可与像素阵列110的底侧相邻地设置，第一行层间连接单元140可与像素阵列110的右侧相邻地设置。列路由布线130连接像素列和第一列层间连接单元120。行路由布线150连接像素行和第一行层间连接单元140。

第一半导体裸片200可包括第二列层间连接单元220、列控制电路CCC 230、第二行层间连接单元240和行控制电路RCC 250。

第二列层间连接单元220在行方向X上纵长地延伸并且设置在与第一列层间连接单元120对应的位置处，使得当堆叠第一半导体裸片100和第二半导体裸片200时，第二列层间连接单元220可连接到第一列层间连接单元120。第二行层间连接单元240在列方向Y上纵长地延伸并且设置在与第一行层间连接单元140对应的位置处，使得当堆叠第一半导体裸片100和第二半导体裸片200时，第二行层间连接单元240可连接到第一行层间连接单元140。列控制电路230连接到第二列层间连接单元220，行控制电路250连接到第二行层间连接单元240。因此，第二半导体裸片200的列控制电路230可通过列路由布线130、第一列层间连接单元120和第二列层间连接单元220连接到第一半导体裸片100的像素阵列110中的像素列。设置在第二半导体裸片200中的行控制电路250可通过行路由布线150、第一行层间连接单元140和第二行层间连接单元240连接到设置在第一半导体裸片100中的像素阵列110中的像素行。

如下所述，层间连接单元120、140、220和240中的每个可包括形成在半导体裸片的表面上的结合焊盘、半导体裸片的介电层的竖直接触件和/或穿透半导体裸片的半导体基板的基板通孔。列控制电路230可包括比较器、计数器和相关双采样电路以将来自像素阵列110中的像素列的模拟信号转换成数字信号。行控制电路250可包括驱动器以将预定的电压施加到像素阵列110中的像素行。即使未在图2中示出，第二半导体裸片200也可包括时序控制器、参考信号产生器、数字电路等。

根据示例，列路由布线130和/或行路由布线150可具有布线在斜线方向上线性地延伸的滑道路由结构。斜线方向可以是与半导体裸片的顶表面和底表面平行并且不与行方向X和列方向Y平行的任意方向。使用这样的滑道路由结构，堆叠式图像传感器10可具备与其电路的设计有关的相对大的余量以及相对小的尺寸，即，可具有高度的小型化。另外，沿像素阵列110与列控制电路230之间和/或像素阵列110与行控制电路250之间的导电路径的负载可在堆叠式图像传感器10中高度一致以提高堆叠式图像传感器10以及包括堆叠式图像传感器10的系统的性能。

图3和图4是示出在图1的堆叠式图像传感器中采用的滑道路由结构的图。

图3示出滑道路由结构实施在第一列层间连接单元120和列路由布线130中的示例，图4示出滑道路由结构实施在第一行层间连接单元140和行路由布线150中的示例。

参照图3，如图5中所示，第一半导体裸片100的像素阵列110的像素列可分别连接到列数据线CDL。像素列之间的节距PTX1可限定为两条相邻的列数据线CDL之间的间隔。第一列层间连接单元120可包括布置在行方向X上的第一列结合焊盘PAD1。如图8中所示，第一列结合焊盘PAD1可设置在第一半导体裸片100的与第二半导体裸片200的表面结合的表面上。列路由布线130可具有第一半导体裸片100的介电层，因此列路由布线130可通过竖直接触件连接到在第一半导体裸片100的所述表面上的第一列结合焊盘PAD1。

根据示例，列路由布线130在斜线方向上线性地延伸以分别连接列数据线CDL和第一列结合焊盘PAD1。像素阵列110的行方向的长度LX1可等于第一列层间连接单元120的行方向的长度，列路由布线130可彼此平行。第一列层间连接单元120可关于像素阵列110沿行方向X放置在平行移动的位置中(即，可在行方向X上偏移)，使得第一列层间连接单元120的行方向的中心位置CX2与像素阵列110的行方向的中心位置CX1不同。

第二列层间连接单元220可在与第一列层间连接单元120对应的位置处设置在第二半导体裸片100中，使得当堆叠第一半导体裸片100和第二半导体裸片200时，第二列层间连接单元220可连接到第一列层间连接单元120。第二列层间连接单元220可包括当堆叠半导体裸片100和200时连接到第一列结合焊盘PAD1的布置在行方向X上的第二列结合焊盘PAD2。如图8中所示，第二列结合焊盘PAD2可设置在第二半导体裸片200的与第一半导体裸片100的表面结合的表面上。

列控制电路230可包括通过列路由布线130、第一列层间连接单元120和第二列层间连接单元220而分别连接到像素列(即，连接到列数据线CDL)的多个列单元电路CU。每个列单元电路CU可包括比较器、计数器等以将来自相应的列数据线CDL的模拟信号转换成数字信号。列单元电路CU可布置在行方向X上以与第二列结合焊盘PAD2相匹配。结果，像素列之间的节距PTX1可等于列单元电路CU之间的节距PTX2。第二列层间连接单元220与第一列层间连接单元120一样关于像素阵列110沿行方向X放置在平行移动的位置中(即，可在行方向X上偏移)，使得第二列层间连接单元220的行方向中心位置CX2与像素阵列110的行方向中心位置CX1不同。

如果列单元电路CU之间的节距PTX2小于像素列之间的节距PTX1，则可保证设计余量并且可减小电路设置的限制。然而，随着像素阵列的集成度和分辨率增大，设计余量减小且对电路设置的限制增大。当像素列之间的节距PTX1为大约1μm(微米)时，难以制造具有比像素列之间的节距PTX1小的节距PTX2的列单元电路CU。在这种情况下，列控制电路230和行控制电路250将不可避免地叠加在第二半导体裸片200中，因此，图像传感器的尺寸不得不增大以使得列控制电路230和行控制电路250不叠加。根据示例的堆叠式图像传感器可通过采用路由布线为在斜线方向上纵向延伸的线性布线的滑道路由结构来增大电路设计的余量以及减小图像传感器的尺寸。

在列单元电路CU之间的节距PTX2小于像素列之间的节距PTX1的星形路由结构(spider routing structure)的情况下，图像传感器的操作特性可因为路由长度逐列不同而劣化。相反，按照根据发明构思的图像传感器的示例，列单元电路CU之间的节距PTX2等于像素列之间的节距PTX1，平行的列路由布线130具有相同的长度。沿像素阵列110与列控制电路230之间的导电路径的负载可凭借滑道路由结构而一致以提高堆叠式图像传感器和包括堆叠式图像传感器的系统的性能。

参照图4，如图5中所示，第一半导体裸片100的像素阵列110的像素行可分别连接到行选择线RSL。像素行之间的节距PTY1可以是两个相邻的行选择线RSL之间的间隔。第一行层间连接单元140可包括布置在列方向Y上的第一行结合焊盘PAD3。第一行结合焊盘PAD3可设置在第一半导体裸片100的与第二半导体裸片200的表面结合的表面上。行路由布线150可具有第一半导体裸片100的介电层，因此行路由布线150可通过竖直接触件连接到在第一半导体裸片100的所述表面上的第一行结合焊盘PAD3。

根据示例，行路由布线150可在斜线方向上线性地延伸以分别连接行选择线RSL和第一行结合焊盘PAD3。像素阵列110的列方向的长度LY1可等于第一行层间连接单元140的列方向的长度，行路由布线150可彼此平行。第一行层间连接单元140可关于像素阵列110沿列方向Y放置在平行移动的位置(即，可在列方向Y上偏移)，使得第一行层间连接单元140的列方向的中心位置CY2与像素阵列110的列方向的中心位置CY1不同。

第二行层间连接单元240可在与第一行层间连接单元140对应的位置处设置在第二半导体裸片100中，使得当堆叠第一半导体裸片100和第二半导体裸片200时，第二行层间连接单元240可连接到第一行层间连接单元140。第二行层间连接单元240可包括当堆叠半导体裸片100和200时连接到第一行结合焊盘PAD3的布置在列方向Y上的第二行结合焊盘PAD4。第二行结合焊盘PAD4可设置在第二半导体裸片200的与第一半导体裸片100的表面结合的表面上。

行控制电路250可包括通过行路由布线150、第一行层间连接单元140和第二行层间连接单元240而分别连接到像素行(即，连接到行选择线RSL)的多个行单元电路RU。每个行单元电路RU可包括驱动器以将预定的电压施加到相应的行选择线RSL。行单元电路RU可布置在列方向Y上以与第二行结合焊盘PAD4相匹配。结果，像素行之间的节距PTY1可等于行单元电路RU之间的节距PTY2。第二行层间连接单元240与第一行层间连接单元140一样关于像素阵列110沿列方向Y放置在平行移动的位置(即，可在列方向Y上偏移)，使得第二行层间连接单元240的列方向的中心位置CY2可与像素阵列110的列方向的中心位置CY1不同。

在上述的示例中，在根据发明构思的堆叠式图像传感器中将滑道路由结构实施为行路由布线150和/或列路由布线130使电路设计的余量最大化并且使得图像传感器的尺寸最小化。

图5是示出根据发明构思的堆叠式图像传感器中的裸片的元件的示例的框图。

参照图5，堆叠式图像传感器10可包括第一半导体裸片100和第二半导体裸片200。如上所述，像素阵列110可提供在第一半导体裸片100中，诸如列控制电路CCC 230、行控制电路RCC 250、时序控制器TMC 260、参考信号产生器REF 270、数字电路DGT 280等的其他电路可提供在第二半导体裸片200中。

像素阵列110可包括布置在多个像素行和多个像素列中的多个像素PX。下面参照图7A至图7D来描述像素PX的构造和操作。在同一像素行中的像素PX可共同连接到相应的行选择线RSL，在同一像素列中的像素PX可共同连接到相应的列数据线CDL。

第一半导体裸片100的第一列层间连接单元120和列路由布线130以及第二半导体裸片200的第二列层间连接单元220可连接设置在第一半导体裸片100中的像素阵列110的像素列和设置在第二半导体裸片200中的列控制电路230。第一半导体裸片100的第一行层间连接单元140和行路由布线150以及第二半导体裸片200的第二行层间连接单元240可连接第一半导体裸片100的像素阵列110的像素行和行控制电路250。如上所述，列路由布线130和/或行路由布线150可具有滑道路由结构，即，所有的列路由布线130和/或所有的行路由布线150可以是在斜线方向上彼此平行地延伸的线性布线。

列控制电路230可包括比较器、计数器和相关双采样电路以将来自像素阵列110中的像素列的模拟信号转换成数字信号。行控制电路250可包括驱动器以将预定的电压施加到像素阵列110中的像素行。参考信号产生器270可产生提供给列控制电路230的诸如斜坡信号的参考信号。数字电路280可包括用于处理来自列控制电路230的数字信号的图像信号处理器、用于输入和输出信号的接口电路、电压提供电路等。时序控制器260可产生控制信号以控制堆叠式图像传感器10的整体操作，控制信号可提供给相应的电路。

图6A和图6B是示出根据示例的堆叠式图像传感器的布局的图。

参照图6A和图6B，第一半导体裸片100可包括像素阵列110、第一列层间连接单元120、列路由布线130、第一行层间连接单元140和行路由布线150。第二半导体裸片200可包括第二列层间连接单元220、列控制电路CCC 230、第二行层间连接单元240、行控制电路RCC 250和数字电路DGT 280。

如上所述，列路由布线130和/或行路由布线150可具有滑道路由结构，使得布线在斜线方向上线性地延伸。斜线方向可以是与半导体裸片的顶表面和底表面平行并且不与行方向X和列方向Y平行的任意方向。使用这样的滑道路由结构，堆叠式图像传感器10可使电路设计的余量最大化并且图像传感器的尺寸可被最小化。另外，沿像素阵列110与列控制电路230之间和/或像素阵列110与行控制电路250之间的导电路径的负载可以是一致的，以提高堆叠式图像传感器10以及包括堆叠式图像传感器10的系统的性能。

如图6B中所示，可与第二列层间连接单元220相邻地设置列控制电路230，可与第二行层间连接单元240相邻地设置行控制电路250。如参照图3所述，列控制电路230可包括与像素列对应的列单元电路CU。列单元电路CU可布置在行方向上以与在第二列层间连接单元220中的第二列结合焊盘PAD2相匹配。如参照图4所述，行控制电路250可包括与像素行对应的行单元电路RU。行单元电路RU可布置在列方向上以与在第二行层间连接单元240中的第二行结合焊盘PAD4相匹配。

数字电路280可因为它包括诸如图像信号处理器、存储块、接口电路、电压提供电路等的各种电路而占有相对宽的区域。在设计堆叠式图像传感器中，先布局列控制电路230和行控制电路250，然后可在裸片200的剩余区域中布局数字电路280。

在示例中，如在图6A和图6B中所示，第一列层间连接单元120可关于像素阵列110在与裸片100的上表面平行的一个水平方向上(在图中向左)偏移，第一行层间连接单元140可关于像素阵列110在另一水平方向上(在图中向上)偏移。在这种情况下，可在裸片100的与裸片200的角区域CON261对应的角(图中的第二半导体裸片200的右下部分)中保证未占有的区域。用于控制堆叠式图像传感器的整体操作的时序控制器和/或用于将参考信号提供给列控制电路230的参考信号产生器可设置在第二半导体裸片200的角区域CON 261中。如此，有效地设置了电路并且图像传感器的尺寸被最小化。

图7A至图7D是示出在图5的堆叠式图像传感器中使用的像素的示例的图。

在图7A、图7B、图7C和图7D中示出的像素20a、20b、20c和20d可以是用于检测颜色图像信息的颜色像素或用于检测距离信息的深度像素。

参照图7A，像素20a可包括诸如光电二极管PD的光敏元件以及读出电路，读出电路包括传输晶体管TX、复位晶体管RX、驱动晶体管DX和选择晶体管SX。

例如，光电二极管PD可包括在p型基板中的n型区域，使得n型区域与p型基板形成p-n结二极管。光电二极管PD接收入射光并且基于入射光产生光电电荷。在一些示例中，像素20a可包括代替光电二极管PD或除了光电二极管PD之外的光电晶体管、光电门、针扎光电二极管等。

在光电二极管PD中产生的光电电荷可通过响应于传输控制信号TG而导通的传输晶体管TX来传输到浮置扩散节点FD。驱动晶体管DX用作放大与在浮置扩散节点FD上的电荷对应的信号的源极跟随器放大器。选择晶体管SX可响应于通过行选择线RSL提供的选择信号SEL来将放大的信号传输到列数据线CDL。浮置扩散节点FD可通过复位晶体管RX来复位。例如，复位晶体管RX可响应于用于相关双采样(CDS)的复位信号RS来使浮置扩散节点FD放电。

在同一行中的像素可共同连接到相应的行选择线以形成像素行。在同一列中的像素可共同连接到相应的列数据线以形成像素列。

图7A将像素20a示出为具有包括四个晶体管TX、RX、DX和SX的四晶体管构造。然而，如在图7B、图7C和图7D中所示，根据发明构思的图像传感器的像素可具有其他构造。

参照图7B，像素20b可具有包括诸如光电二极管PD的光敏元件以及包括复位晶体管RX、驱动晶体管DX和选择晶体管SX的读出电路的三晶体管构造。

参照图7C，像素20c可具有包括诸如光电二极管PD的光敏元件以及包括传输晶体管TX、栅极晶体管GX、复位晶体管RX、驱动晶体管DX和选择晶体管SX的读出电路的五晶体管构造。栅极晶体管GX可响应于选择信号SEL将传输控制信号TG选择性地施加到传输晶体管TX。

参照图7D，像素20d可具有包括诸如光电二极管PD的光敏元件以及包括光电晶体管PX、传输晶体管TX、复位晶体管RX、驱动晶体管DX和选择晶体管SX的读出电路的五晶体管构造。光电晶体管PX可响应于光电门信号PG而导通或截止。像素20d可在光电晶体管PX导通时启用以及在光电晶体管PX截止时禁用。另外，像素可具有六晶体管构造，例如，除了图7D的构造的晶体管以外，还可包括图7C的栅极晶体管GX(或偏置晶体管)。

图8是根据示例的堆叠式图像传感器的剖视图，图9是示出在图8的堆叠式图像传感器中实施的滑道路由结构的图。

参照图8，堆叠式图像传感器11可包括在竖直方向Z上堆叠的第一半导体裸片101和第二半导体裸片201。

第一半导体裸片101包括第一半导体基板SUB1和形成在第一半导体基板SUB1上的第一介电层DLY1。像素PX是第一半导体基板SUB1的一部分，连接到像素PX的第一导电路径提供在第一介电层DLY1中。在图8中示出了作为形成第一导电路径的元件的示例的列数据线CDL、列路由布线131和竖直接触件VC。列数据线CDL可通过竖直接触件VC连接到像素PX。竖直接触件可连接到像素PX的有源区AR。滤色器CF和微透镜可设置在像素PX上以接收入射光。

第二半导体裸片201包括第二半导体基板SUB2和形成在第二半导体基板SUB2上的第二介电层DLY2。列单元电路CU是第二半导体基板SUB2的一部分，连接到列单元电路CU的第二导电路径提供在第二介电层DLY2中。在图8中示出了作为提供第二导电路径的元件的示例的金属图案MP和竖直接触件VC。列路由布线131可通过竖直接触件VC和金属图案MP连接到列单元电路CU。

如图8中所示，可堆叠第一半导体裸片101和第二半导体裸片201，使得第一介电层DLY1的顶表面和第二介电层DLY2的顶表面彼此结合。换句话说，可以以颠倒的状态堆叠第一半导体裸片101。结果，堆叠式图像传感器11可以是背侧照明传感器，使得入射光线通过第一半导体基板SUB1的底表面来接收。

第一列层间连接单元120可包括在第一介电层DLY1的顶表面上沿行方向X布置的第一列结合焊盘PAD1以及连接第一介电层DLY1的列路由布线131和第一列结合焊盘PAD1的第一竖直接触件VC。第二列层间连接单元220可包括在第二介电层DLY2的顶表面上沿行方向X布置的第二列结合焊盘PAD2以及连接列控制电路(即，第二半导体基板SUB2的列单元电路CU)和第二列结合焊盘PAD2的第二竖直接触件VC。在不同水平面和水平位置处的竖直接触件VC可通过金属图案MP来连接。

如在图8和图9中所示，列数据线CDL和列路由布线131可具有同一金属层。在这种情况下，每条列数据线CDL和每条列路由布线131可通过相同的金属化工艺整体地形成。列路由布线131可在斜线方向上延伸并且彼此平行。因此，与相应的列对应的列数据线CDL、列路由布线131、第一列层间连接单元120和第二列层间连接单元220可以是相接的并且构成单一结构。沿像素阵列与列控制电路之间的导电路径的负载可通过使用滑道路由结构而保持一致，以提高堆叠式图像传感器和包括该堆叠式图像传感器的系统的性能。

图10是根据另一示例的堆叠式图像传感器的剖视图，图11是示出在图10的堆叠式图像传感器中的滑道路由结构的图。

参照图10，堆叠式图像传感器12可包括堆叠在竖直方向Z上的第一半导体裸片102和第二半导体裸片202。

第一半导体裸片102包括第一半导体基板SUB1和形成在第一半导体基板SUB1上的第一介电层DLY1。像素PX是第一半导体基板SUB1的一部分，连接到像素PX的第一导电路径提供在第一介电层DLY1中。在图10中示出了作为提供第一导电路径的元件的示例的列数据线CDL、列路由布线132和竖直接触件VC。列数据线CDL可通过竖直接触件VC连接到像素PX。竖直接触件可连接到像素PX的有源区AR。滤色器CF和微透镜可设置在像素PX上以接收入射光。

第二半导体裸片202包括第二半导体基板SUB2和形成在第二半导体基板SUB2上的第二介电层DLY2。列单元电路CU是第二半导体基板SUB2的一部分，连接到列单元电路CU的第二导电路径提供在第二介电层DLY2中。在图10中示出了作为提供第二导电路径的元件的示例的金属图案MP和竖直接触件VC。列路由布线132可通过竖直接触件VC和金属图案MP连接到列单元电路CU。

如图10中所示，可堆叠第一半导体裸片102和第二半导体裸片202，使得第一介电层DLY1的顶表面和第二介电层DLY2的顶表面彼此结合。换句话说，可以以颠倒的状态堆叠第一半导体裸片102。结果，堆叠式图像传感器12可以是背侧照明传感器，使得入射光线通过第一半导体基板SUB1的底表面来接收。

第一列层间连接单元120可包括在第一介电层DLY1的顶表面上沿行方向X布置的第一列结合焊盘PAD1以及连接第一介电层DLY1的列路由布线132和第一列结合焊盘PAD1的第一竖直接触件VC。第二列层间连接单元220可包括在第二介电层DLY2的顶表面上沿行方向X布置的第二列结合焊盘PAD2以及连接列控制电路(即，第二半导体基板SUB2的列单元电路CU)和第二列结合焊盘PAD2的第二竖直接触件VC。在不同水平面和水平位置处的竖直接触件VC可通过金属图案MP来连接。

如在图10和图11中所示，列数据线CDL和列路由布线132可具有不同的金属层。在这种情况下，每条列数据线CDL和每条列路由布线132可通过不同的金属化工艺顺序地形成，还可形成连接列数据线CDL和列路由布线132的竖直接触件。列路由布线132可在斜线方向上延伸并且彼此平行。因此，与相应的列对应的列数据线CDL、列路由布线132、第一列层间连接单元120和第二列层间连接单元220可以一起形成整体结构。沿像素阵列与列控制电路之间的导电路径的负载可通过滑道路由结构而保持一致，以提高堆叠式图像传感器和包括该堆叠式图像传感器的系统的性能。

图12是根据另一示例的堆叠式图像传感器的剖视图。

参照图12，堆叠式图像传感器13可包括堆叠在竖直方向Z上的第一半导体裸片103和第二半导体裸片203。

第一半导体裸片103包括第一半导体基板SUB1和形成在第一半导体基板SUB1上的第一介电层DLY1。像素PX是第一半导体基板SUB1的一部分，连接到像素PX的第一导电路径由第一介电层DLY1来提供。在图12中示出了作为提供第一导电路径的元件的示例的列数据线CDL、列路由布线133和竖直接触件VC。列数据线CDL可通过竖直接触件VC连接到像素PX。竖直接触件可连接到像素PX的有源区AR。滤色器CF和微透镜可设置在像素PX上以接收入射光。

第二半导体裸片203包括第二半导体基板SUB2和形成在第二半导体基板SUB2上的第二介电层DLY2。列单元电路CU是第二半导体基板SUB2的一部分，连接到列单元电路CU的第二导电路径由第二介电层DLY2提供。在图12中示出了作为提供第二导电路径的元件的示例的金属图案MP和竖直接触件VC。列路由布线133可通过竖直接触件VC和金属图案MP连接到列单元电路。

如图12中所示，可堆叠第一半导体裸片103和第二半导体裸片203，使得第一半导体基板SUB1的底表面和第二介电层DLY2的顶表面彼此结合。换句话说，可以正面朝上地堆叠第一半导体裸片103。结果，堆叠式图像传感器13可以是前侧照明传感器，使得入射光线通过第一介电层DLY1的顶表面来接收。

第一列层间连接单元120可包括在第一半导体基板SUB1的底表面上沿行方向X布置的第一列结合焊盘PAD1以及穿透第一半导体基板SUB1以连接第一介电层DLY1的列路由布线133和第一列结合焊盘PAD1的基板通孔TSV。第二列层间连接单元220可包括在第二介电层DLY2的顶表面上沿行方向X布置的第二列结合焊盘PAD2以及连接列控制电路(即，第二半导体基板SUB2的列单元电路CU)和第二列结合焊盘PAD2的第二竖直接触件VC。在不同水平面和水平位置处的竖直接触件VC可通过金属图案MP来连接。

列数据线CDL和列路由布线133可具有如参照图8和图9描述的同一金属层或者可具有如参照图10和图11描述的不同的金属层。列路由布线133可在斜线方向上延伸并且彼此平行。因此，与相应的列对应的列数据线CDL、列路由布线133、第一列层间连接单元120和第二列层间连接单元220可以一起构成单一结构或整体结构。沿像素阵列与列控制电路之间的导电路径的负载可通过滑道路由结构而保持一致，以提高堆叠式图像传感器和包括该堆叠式图像传感器的系统的性能。

已经参照按照滑道路由结构的形式的列路由布线描述了图8至图12的示例。以同样的方式，可以以滑道路由结构的形式来实施行路由布线。

图13是堆叠式图像传感器的制造工艺的示例的图。

参照图13，可形成多个像素阵列作为第一晶片WF 1的部分(裸片)，可形成其他电路作为第二晶片WF2的部分(裸片)。根据示例，可使用滑道路由结构使第一晶片WF1的像素阵列连接到第二晶片WF2中的电路。在已经制造了像素阵列和其他电路之后，结合第一晶片WF1和第二晶片WF2。可在第一晶片WF1的底表面处形成上述的第一列结合焊盘PAD1和第一行结合焊盘PAD3，可在第二晶片WF2的顶表面处形成上述的第二列结合焊盘PAD2和第二行结合焊盘PAD4。可对准第一晶片WF1和第二晶片WF2，从而可将相应的焊盘彼此结合。结合的晶片WF1和WF2被切割并且分成多个芯片，其中，每个芯片与上述的堆叠式图像传感器10对应。晶片WF1的每个分离的部分与上述的第一半导体裸片100对应，第二晶片WF2的每个分离的部分与上述的第二半导体裸片200对应。

图14是示出根据发明构思的包括堆叠式图像传感器的相机系统的示例的图。

参照图14，相机系统800可包括光接收透镜810、图像捕获装置900和引擎单元840。图像捕获装置900可包括堆叠式图像传感器芯片820和光源模块830。根据示例，堆叠式图像传感器芯片820可包括滑道路由结构以被小型化并且提供提高的性能。堆叠式图像传感器芯片820和光源模块830可以是分离的装置，或者光源模块830的至少一部分可提供为堆叠式图像传感器芯片820的一部分。在一些示例中，光接收透镜810可以是三维图像传感器芯片820的一部分。

光接收透镜810可将入射的光会聚在堆叠式图像传感器芯片820的光接收区域(例如，像素阵列的深度像素和/或颜色像素)上。堆叠式图像传感器芯片820可基于穿过光接收透镜810的入射光来产生包括深度信息和/或颜色图像信息的数据DATA1。例如，由堆叠式图像传感器芯片820产生的数据DATA1可包括使用从光源模块830发射的红外光或近红外光产生的深度数据以及使用外部可见光产生的拜耳图案的红、绿、蓝(RGB)数据。堆叠式图像传感器芯片820可基于时钟信号CLK向引擎单元840提供数据DATA1。在一些示例中，堆叠式图像传感器芯片820可通过移动行业处理器接口和/或相机串行接口(CSI)与引擎单元840进行接口连接。

引擎单元840控制图像捕获装置900。引擎单元840可处理从三维图像传感器芯片820接收的数据DATA1。例如，引擎单元840可基于从堆叠式图像传感器芯片820接收的数据DATA1来产生三维颜色数据。在其他示例中，引擎单元840可基于包括在数据DATA1中的RGB数据或诸如联合图像专家组(JPEG)数据的压缩数据来产生包括亮度分量Y、蓝色亮度差分量U和红色亮度差分量V的亮度、色度(YUV)数据。引擎单元840可连接到主机/应用850并且可基于主时钟MCLK向主机/应用850提供数据DATA2。此外，引擎单元840可通过串行外围接口(SPI)和/或内部集成电路(I²C)与主机/应用850进行接口连接。

图15是示出根据发明构思的包括堆叠式图像传感器的计算机系统的示例的图。

参照图15，计算机系统1000可包括处理器1010、存储器装置1020、存储装置1030、输入/输出装置1040、电源1050和堆叠式图像传感器900。虽然未在图15中示出，计算机系统1000还可包括与视频卡、声卡、存储卡、通用串行总线(USB)装置和/或其他电子装置通信的端口。

处理器1010可执行各种计算和任务。处理器1010可以是微处理器或中央处理单元(CPU)。处理器1010可通过地址总线、控制总线和/或数据总线与存储器装置1020、存储装置1030和输入/输出装置1040通信。在一些示例中，处理器1010可与诸如外围组件互连(PCI)总线的扩展总线连接。存储器装置1020可存储用于操作计算机系统1000的数据。例如，存储器装置1020可包括动态随机存取存储器(DRAM)装置、移动DRAM装置、静态随机存取存储器(SRAM)装置、相位随机存取存储器(PRAM)装置、铁电随机存取存储器(FRAM)装置、电阻式随机存取存储器(RRAM)装置和/或磁性随机存取存储器(MRAM)装置。存储装置可包括固态驱动器(SSD)、硬盘驱动器(HDD)或紧凑盘只读存储器(CD-ROM)等。输入/输出装置1040可包括输入装置(例如，键盘、小键盘或鼠标)以及输出装置(例如，打印机或显示装置)。电源1050提供用于计算机系统1000的操作电压。

堆叠式图像传感器900可通过总线或其他通信链路与处理器1010通信。堆叠式图像传感器900可与处理器1010集成在一个芯片中，或者堆叠式图像传感器900和处理器1010可以是单独的芯片。根据示例，堆叠式图像传感器900可包括滑道路由结构以被小型化并且提供提高的性能。

计算机系统1000可以以各种形式进行封装，诸如层叠封装(PoP)、球栅阵列(BGA)、芯片级封装(CSP)、带引线的塑料芯片载体(PLCC)、塑料双列直插式封装(PDIP)、华夫包装式裸片(die in waffle pack)、晶片式裸片(die in wafer form)、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料公制四方扁平封装(PMQFP)、薄型四方扁平封装(TQFP)、小外形集成电路(SOIC)、缩小型小外形封装(SSOP)、薄型小外形封装(TSOP)、系统级封装(SIP)、多芯片封装(MCP)、晶片级制造封装(WFP)和晶片级处理堆叠封装(WSP)。

计算机系统1000可以是具有图像传感器的任何系统。例如，计算机系统1000可以是数码相机、移动电话、智能电话、便携式多媒体播放器(PMP)或个人数字助理(PDA)。

图16是示出在图15中示出的类型更普遍的计算机系统的框图。

参照图16，计算机系统1100可以是使用或支持移动行业处理器接口的接口的数据处理装置。计算机系统1100可包括应用处理器1110、三维图像传感器1140、显示装置1150等。应用处理器1110的CSI主机1112可通过相机串行接口(CSI)来执行与三维图像传感器1140的CSI装置1141的串行通信。在一些示例中，CSI主机1112可包括并行化器(DES)，CSI装置1141可包括串行化器(SER)。应用处理器1110的DSI主机1111可通过显示器串行接口(DSI)来执行与显示装置1150的DSI装置1151的串行通信。

在一些示例中，DSI主机1111可包括串行化器(SER)，DSI装置1151可包括并行化器(DES)。计算机系统1100还可包括执行与应用处理器1110通信的射频(RF)芯片1160以及提供与其他装置的通信的DigRFSM从单元1162。计算机系统1100的物理层(PHY)1113和RF芯片1160的物理层(PHY)1161可基于DigRFSM执行数据通信。应用处理器1110还可包括控制PHY 1161的数据通信的DigRFSM主单元1114。

计算机系统1100还可包括全球定位系统(GPS)1120、存储器1170、MIC 1180、DRAM装置1185和扬声器1190。另外，计算机系统1100可使用超宽带(UWB)1210、无线局域网(WLAN)1220和全球互通微波存取(WIMAX)1230来执行通信。然而，计算机系统1100的结构和接口不限于此。

发明构思可应用于各种装置和系统。例如，发明构思可应用于移动电话、智能电话、个人数字助理(PDA)、便携式多媒体播放器(PMP)、数码相机、摄录像机、个人计算机(PC)、服务器计算机、工作站、膝上型计算机、数字TV、机顶盒、便携式游戏控制器或导航系统。

最后，已经在上面详细地描述了发明构思的示例。然而，发明构思可以以许多不同方式实行并且不应解释为局限于上述的示例。相反，描述这些示例使得本公开是彻底的和完整的，并且向本领域技术人员充分地传达发明构思。因此，发明构思的真实精神和范围不受上述的示例限制而受权利要求限制。