一种发光二极管外延片及其制备方法与流程

本发明涉及半导体技术领域，特别涉及一种发光二极管外延片及其制备方法。

背景技术：

发光二极管(英文：Light Emitting Diode，简称：LED)作为一种高效、绿色环保的新型固态照明光源，具有体积小、重量轻、寿命长、可靠性高及使用功耗低等优点，在照明、显示屏、背光等方面得到了广泛的应用。

现有的LED外延片包括衬底、缓冲层、N型GaN层、多量子阱层、P型GaN层等。其中，多量子阱层包括交替生长的InGaN阱层和GaN垒层。InGaN阱层的厚度通常为1～10nm，GaN垒层的厚度通常为10～20nm。

在实现本发明的过程中，发明人发现现有技术至少存在以下问题：

现有的LED外延片制成的LED芯片存在暗亮或不亮的情况，由于应用在照明、显示屏、背光上的LED芯片通常由多个子芯片组装而成，当其中一个子芯片暗亮或不亮将会影响整体效果导致产品报废，造成客户投诉，因此需要对现有LED外延片进行改进。

技术实现要素：

为了解决现有技术的问题，本发明实施例提供了一种发光二极管外延片及其制备方法。所述技术方案如下：

一方面，本发明实施例提供了一种发光二极管外延片，所述发光二极管外延片包括衬底、以及依次层叠在所述衬底上的缓冲层、N型GaN层、多量子阱层、P型GaN层，所述多量子阱层包括交替生长的InGaN阱层和GaN垒层，所述GaN垒层的厚度为31～40nm。

可选地，所述GaN垒层的厚度沿所述发光二极管外延片的生长方向保持不变、逐层增大、逐层减小或交替变化。

可选地，所述GaN垒层的厚度为32～34nm。

可选地，所述InGaN阱层的厚度为2.8～3.8nm。

可选地，所述GaN垒层的厚度与所述InGaN阱层的厚度的比值为8～14。

另一方面，本发明实施例提供了一种发光二极管外延片的制备方法，所述制备方法包括：

提供一衬底；

在所述衬底上依次生长缓冲层、N型GaN层、多量子阱层、P型GaN层，所述多量子阱层包括交替生长的InGaN阱层和GaN垒层；

所述GaN垒层的厚度为31～40nm。

可选地，所述GaN垒层的厚度沿所述发光二极管外延片的生长方向保持不变、逐层增大、逐层减小或交替变化。

可选地，所述GaN垒层的厚度为32～34nm。

可选地，所述InGaN阱层的厚度为2.8～3.8nm。

可选地，所述GaN垒层的厚度与所述InGaN阱层的厚度的比值为8～14。

本发明实施例提供的技术方案带来的有益效果是：

通过将GaN垒层的厚度增加至31～40nm，利用GaN垒层尽量减少InGaN阱层低温生长对晶体质量的不良影响，提高多量子阱层的晶体质量，改善由于晶体质量造成的漏电，提高LED芯片的开启电压(vfin)，增加同一晶元(wafer)上vfin满足要求范围(2～3V)的LED芯片数量，提升满足vfin要求的LED芯片数量与wafer上LED芯片总数的比值(vfin良率)，使得多个LED芯片组装而成的产品品质得到保障，避免由于一个LED芯片暗亮或不亮影响整体效果而引起客户投诉。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例一提供的一种发光二极管外延片的结构示意图；

图2是本发明实施例二提供的一种发光二极管外延片的制备方法的流程图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

实施例一

本发明实施例提供了一种LED外延片，适用于蓝绿光波的GaN基LED，参见图1，该LED外延片包括衬底1、以及依次层叠在衬底1上的缓冲层2、N型GaN层3、多量子阱层4、P型GaN层5。

在本实施例中，多量子阱层包括交替生长的InGaN阱层和GaN垒层，GaN垒层的厚度为31～40nm。

优选地，GaN垒层的厚度可以为32～34nm。

具体地，InGaN阱层和GaN垒层的层数可以均为6。

可选地，GaN垒层的厚度可以沿LED外延片的生长方向保持不变，如6层GaN垒层的厚度均为31nm。

可选地，GaN垒层的厚度可以沿LED外延片的生长方向逐层增大，如沿LED外延片的生长方向，6层GaN垒层的厚度依次为31nm、32nm、33nm、34nm、35nm、36nm。

可选地，GaN垒层的厚度可以沿LED外延片的生长方向逐层减小，如沿LED外延片的生长方向，6层GaN垒层的厚度依次为40nm、39nm、38nm、37nm、36nm、35nm。

可选地，GaN垒层的厚度可以沿LED外延片的生长方向交替变化，如沿LED外延片的生长方向，6层GaN垒层的厚度依次为31nm、32nm、31nm、32nm、31nm、32nm。

可选地，InGaN阱层的厚度可以为2.8～3.8nm。

优选地，InGaN阱层的厚度可以为3～3.5nm。

具体地，GaN垒层的厚度与InGaN阱层的厚度的比值可以为8～14。

在本实施例中，衬底可以为蓝宝石；缓冲层可以为不掺杂的GaN层，厚度为1～4μm(优选为2μm)；N型GaN层的厚度为1～4μm(优选为2μm)；P型GaN层的厚度为100～500nm(优选为200nm)。

本发明实施例通过将GaN垒层的厚度增加至31～40nm，利用GaN垒层尽量减少InGaN阱层低温生长对晶体质量的不良影响，提高多量子阱层的晶体质量，改善由于晶体质量造成的漏电，提高LED芯片的开启电压(vfin)，增加同一晶元(wafer)上vfin满足要求范围(2～3V)的LED芯片数量，提升满足vfin要求的LED芯片数量与wafer上LED芯片总数的比值(vfin良率)，使得多个LED芯片组装而成的产品品质得到保障，避免由于一个LED芯片暗亮或不亮影响整体效果而引起客户投诉。

实施例二

本发明实施例提供了一种LED外延片的制备方法，适用于制备实施例一提供的LED外延片，参见图2，该制备方法包括：

步骤201：提供一衬底。

在本实施例中，衬底可以为蓝宝石。

具体地，该步骤201可以包括：

将放置在石墨盘中蓝宝石衬底送入反应腔中，并加热反应腔至1000～1100℃，增大反应腔内压强至500torr，对蓝宝石衬底进行5min的预处理。

步骤202：在衬底上生长缓冲层。

具体地，该步骤202可以包括：

加热反应腔至1100～1200℃，降低反应腔内压强至200torr，在蓝宝石衬底上生长一层1～4μm(优选2μm)厚的u型GaN层。

步骤203：在缓冲层上生长N型GaN层。

具体地，该步骤203可以包括：

保持反应腔内温度为1100～1200℃，保持反应腔内压强为200torr，在u型GaN层上生长一层1～4μm(优选2μm)厚掺Si的GaN层。

步骤204：在N型GaN层上生长多量子阱层。

具体地，该步骤204可以包括：

保持反应腔内压强为200torr，同时降低反应腔内温度，在N型GaN层上生长一层多量子阱有源层，该多量子阱有源层包括6个InGaN阱层和6个与InGaN阱层交替生长的GaN垒层，其中，InGaN阱层的厚度为2.8～3.8nm(优选为3～3.5nm)，生长温度为750～780℃；GaN垒层的厚度为31nm～40nm(优选为32～34nm)，生长温度为900℃。

步骤205：在多量子阱层上生长P型GaN层。

具体地，该步骤205可以包括：

加热反应腔至940～970℃，反应腔内压强保持为200torr，在多量子阱有源区层上生长一层100～500nm(优选200nm)厚的掺Mg的GaN层。

本发明实施例通过将GaN垒层的厚度增加至31～40nm，利用GaN垒层尽量减少InGaN阱层低温生长对晶体质量的不良影响，提高多量子阱层的晶体质量，改善由于晶体质量造成的漏电，提高LED芯片的开启电压(vfin)，增加同一晶元(wafer)上vfin满足要求范围(2～3V)的LED芯片数量，提升满足vfin要求的LED芯片数量与wafer上LED芯片总数的比值(vfin良率)，使得多个LED芯片组装而成的产品品质得到保障，避免由于一个LED芯片暗亮或不亮影响整体效果而引起客户投诉。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。