一种提高发光二极管外延良率的生长方法与流程

本发明涉及发光二极管技术领域，尤其是指一种提高发光二极管外延良率的生长方法。

背景技术：

近年来发光二极管发展迅猛，与半导体光电技术、新照明光源技术的发展紧密相关。随着LED应用领域的不断扩展，LED芯片亮度提高和成本下降成为目前发展的重点。

现有技术中，采用PVD设备蒸镀AlN衬底，作为降低成本和提高产量的有效途径，正被逐步接受并成为主流技术。然而，采用PVD蒸镀AlN衬底，目前存在外延工艺结果重复性、一致性差等问题。

传统工艺通过采用PVD蒸镀AlN缓冲层的技术能有效提高大尺寸衬底外延技术，提高晶体质量、发光效率，而采用AlN缓冲层技术也会引入外延生长过程外延片的翘曲变化不稳定而导致的工艺窗口变窄的问题。

为了解决上述问题，使得采用PVD蒸镀AlN衬底技术所带来的负面影响得到解决，本发明提出一种提高发光二极管外延良率的生长方法，本案由此产生。

技术实现要素：

本发明的目的在于提供一种提高发光二极管外延良率的生长方法，以解决由于AlN材料和PSS图形衬底固有特性，导致PSS图形衬底之间差异性对外延生长过程的影响被放大，在外延生长过程产生外延片的一致性变差，影响外延片的良率的问题。

为达成上述目的，本发明的解决方案为：

一种提高发光二极管外延良率的生长方法，包括以下步骤：

一，在衬底上形成PSS图形，采用PVD蒸镀衬底，在衬底上形成AlN缓冲层；

二，采用MOCVD在AlN缓冲层上三维生长第一3D层，第一3D层为GaN；

三，升高温度20-80℃，同时蚀刻PSS图形侧面和衬底平面上的第一3D层，直至PSS图形侧面的第一3D层被完全蚀刻掉，且PSS图形侧面的AlN缓冲层也被部分蚀刻，而平面上的第一3D层部分蚀刻；

四，降温继续三维生长第二3D层，第二3D层为GaN；

五，升高温度20-80℃，同时蚀刻PSS图形侧面和衬底平面上的第二3D层，直至PSS图形侧面的第二3D层被完全蚀刻掉，且PSS图形侧面的AlN缓冲层也被部分蚀刻，而平面上第二3D层部分蚀刻；

六，重复以上循环多次，直至把PSS图形侧面的AlN缓冲层去除，而衬底平面上依然保留AlN缓冲层；

七，接着在最上层3D层上依次生长非故意掺杂层、n型导电层、有源区和P型导电层。

进一步，所述AlN缓冲层的厚度小于100nm。

进一步，步骤三及步骤五中，反应室内氢气含量增加20%-100%，且氮气含量降低20%-100%。

采用上述方案后，本发明引入PVD蒸镀AlN充当缓冲层，有益于提高后续MOCVD外延材料的质量提高发光效率，以及缩短外延时间。通过采用以上的外延生长方法去掉PSS侧面的AlN缓冲层材料，且保留衬底平面上AlN缓冲层。一方面避免PSS侧面的AlN缓冲层容易引起外延材料的侧面生长，产生与平面生长的外延材料形成竞争生长而引起的引力分配不均衡，导致在高温生长过程的外延片之间的翘曲存在较大差异，最终表现出在同一外延生长过程，外延片与外延片在生长有源区的应力有所不同，因而波长和亮度都会受较大的影响。

采用3D生长时循环蚀刻PSS侧壁的3D层的外延生长方法，有效地去除PSS侧壁的AlN，避免PSS侧面的AlN所引起的外延材料竞争生长而导致的应力不平衡，最终产生的外延片一致性差的问题。采用3D生长时循环蚀刻PSS侧壁的3D层的外延生长方法，有效地去除PSS侧壁的AlN，但最终还保留衬底平面的AlN缓冲层的外延生长技术，有效地保留了采用PVD蒸镀AlN缓冲层所带来的有益效果。

附图说明

图1是本发明发光二极管生长步骤图一；

图2是本发明发光二极管生长步骤图二；

图3是本发明发光二极管生长步骤图三；

图4是本发明发光二极管生长步骤图四；

图5是本发明发光二极管的结构示意图。

标号说明

衬底1 PSS图形11

AlN缓冲层2 第一3D层31

第二3D层32 非故意掺杂层4

n型导电层5 有源区6

P型导电层7。

具体实施方式

以下结合附图及具体实施例对本发明做详细描述。

请参阅图1至图5所述，本发明揭示的一种提高发光二极管外延良率的生长方法，包括以下步骤：

一，在衬底1上形成PSS图形11，采用PVD蒸镀衬底1，在衬底1上形成AlN缓冲层2，如图1所示。所述AlN缓冲层的厚度小于100nm。AlN材料的厚度太厚，MOCVD的蚀刻周期变得较多，反而增加成本和生长时间，使得采用PVD蒸镀AlN的技术丧失优势。

二，采用MOCVD在AlN缓冲层上三维生长第一3D层31，第一3D层31为GaN，如图2所示。由于生长特性，PSS图形11侧面的第一3D层31厚度会薄于衬底2平面上的第一3D层31。

三，升高温度20-80℃，同时蚀刻PSS图形11侧面和衬底1平面上的第一3D层31，直至PSS图形11侧面的第一3D层31被完全蚀刻掉，且PSS图形11侧面的AlN缓冲层2也被部分蚀刻，而平面上的第一3D层31部分蚀刻，如图3所示。

四，降温继续三维生长第二3D层32，第二3D层32为GaN，如图4所示。

五，升高温度20-80℃，同时蚀刻PSS图形11侧面和衬底1平面上的第二3D层32，直至PSS图形11侧面的第二3D层32被完全蚀刻掉，且PSS图形11侧面的AlN缓冲层2也被部分蚀刻，而平面上第二3D层32部分蚀刻，如图4所示。

六，重复以上循环多次，直至把PSS图形11侧面的AlN缓冲层2去除，而衬底1平面上依然保留AlN缓冲层2。

七，接着在最上层3D层上依次生长非故意掺杂层4、n型导电层5、有源区6和P型导电层7，如图5所示。

步骤三及步骤五中，反应室内氢气含量增加20%-100%，且氮气含量降低20%-100%。采用高的氢氮比有利于提高蚀刻速率，缩短蚀刻时间。

所述的步骤三、步骤五的升高温度蚀刻PSS图形侧面3D层的外延过程，反应室温度的升高范围20-80℃。温度越高蚀刻速率越大，但温度过高会使得表面趋于二维生长界面，使得后续生长的晶体质量变差。

以上所述仅为本发明的优选实施例，并非对本案设计的限制，凡依本案的设计关键所做的等同变化，均落入本案的保护范围。