非易失性逆变器的制作方法

对相关申请的交叉引用

本申请要求于2015年9月18日向韩国知识产权局提交的第10-2015-0132606号韩国专利申请的权益，上述申请的公开内容通过引用整体并入于此。

本公开涉及具有非易失性存储器功能的逆变器。

背景技术：

近来，随着对于诸如智能电话的便携式信息设备的需求快速增加，已经考虑到高度整合的、具有小尺寸的、高速的以及高可靠性的非易失性存储器设备的开发。另外，为了降低由包括逻辑电路和存储器存储设备的计算机存储器系统所占用的空间，已经试图尝试将存储器功能加载到逆变器。

作为非易失性存储器设备，与根据现有技术的制造处理相容的并且具有高性能的存储器特性的多晶硅-氧化物-氮化物-氧化物-硅(sonos)存储器器件被认为是下一代非易失性存储器设备。在单层中由氧化硅薄膜形成的隧穿绝缘层在当其厚度增加时具有低的操作速度和大的功率消耗。然而，如果减小隧穿绝缘层的厚度以提高操作速度，则可能增加由直接隧穿现象以及应力诱发的漏电流。

技术实现要素：

提供了具有非易失性存储器功能的逆变器。

将在下面的描述中部分地阐明额外的方面，并且根据描述额外的方面将部分地变得明显，或者通过所提出的示例性实施例的实践而习得额外的方面。

根据一些示例实施例的一个方面，一种非易失性逆变器包括：第一晶体管，包括第一栅电极、第一电极、第二电极、第一切换(switching)层以及电荷俘获层；第二晶体管，被配置为与第一晶体管共享第二电极并且包括第二栅电极和第三电极；输入线，被配置为将第一栅电极连接到第二栅电极并且包括输入端子；以及输出线，从第二电极分支并且包括输出端子。第一切换层可以具有电阻态并且可以被配置为在高电阻态与低电阻态之间切换第一切换层的电阻态。电荷俘获层可以被配置为根据第一切换层的电阻态来俘获或者释放电荷。

第一晶体管可以是p沟道晶体管，以及第二晶体管可以是n沟道晶体管。

第二晶体管可以进一步包括：第二切换层，具有电阻态并且被配置为在高电阻态与低电阻态之间切换第二切换层的电阻态；以及第二电荷俘获层，被配置为根据第二切换层的电阻态来俘获或释放电荷。

当第一切换层的电阻态为高电阻态时第一切换层的电阻值可以等于或大于约1×10⁹欧姆。

第一切换层可以包括硫基材料和过渡金属氧化物中的至少一个。

第一切换层可以包括具有纳米丝(nano-filament)的纳米丝状(filamentary)材料，第一切换层被配置为基于纳米丝来切换到低电阻态。

纳米丝状材料可以包括tiox。

第一切换层可以包括p-n二极管。

第一晶体管可以包括栅绝缘层，该栅绝缘层具有隧穿电压。p-n二极管可以具有小于隧穿电压的击穿电压。

非易失性逆变器可以被配置为当从输出端子所输出的输出电压大于被施加至输入端子的输入电压时在上拉模式中执行写入操作。

执行写入操作包括当写入电压被施加至第一电极时分配电压至第一切换层。所分配的电压可以至少等于切换电压，在该切换电压处，第一切换层将第一切换层的电阻态从高电阻态切换至低电阻态。

第一切换层可以被配置为当从第一电极移除写入电压时将第一切换层的电阻态从低电阻态切换至高电阻态。将第一切换层的电阻态从低电阻态切换至高电阻态可以包括在电荷俘获层中俘获电荷。

非易失性逆变器可以被配置为执行读取操作使得读取电压被施加至第一电极，其中，读取电压小于写入电压。

非易失性逆变器可以被配置为将来自读取电压的电压分配至第一切换层，其中，所分配的电压可以是在其处第一切换层维持高电阻态的电压。

非易失性逆变器可以被配置为当从输出端子所输出的输出电压小于被施加至输入端子的输入电压时在下拉模式中执行擦除操作。

执行擦除操作可以包括：当擦除电压被施加至第一电极时分配电压至第一切换层，该擦除电压小于输入电压，并且所分配的电压可以等于或者大于切换电压，在该切换电压处，第一切换层将第一切换层的电阻态从高电阻态切换至低电阻态。

第一切换层可以被配置为当从第一电极移除擦除电压时将第一切换层的电阻态从低电阻态切换至高电阻态，并且将第一切换层的电阻态从低电阻态切换至高电阻态包括在电荷俘获层中维持电荷的释放状态。

根据一些示例实施例的一个方面，一种非易失性逆变器包括：半导体衬底；在半导体衬底上所形成的第一漏区和第一源区，在半导体衬底上所形成的第二漏区和第二源区；在第一漏区与第一源区之间的第一沟道区；在第二漏区与第二源区之间的第二沟道区；在第一沟道区上并且具有电阻态的第一切换层，该第一切换层被配置为在高电阻态与低电阻态之间切换第一切换层的电阻态；第一电荷俘获层，在第一沟道区上并且被配置为根据第一切换层的电阻态俘获或释放电荷；第一栅电极，在第一沟道区上并且被配置为向第一切换层施加电压。

半导体衬底可以包括p型半导体衬底，以及第一沟道区可以包括n型阱。

非易失性逆变器可以进一步包括在第二沟道区上的第二切换层，该第二切换层具有电阻态，该第二切换层被配置为在高电阻态与低电阻态之间切换第二切换层的电阻态；以及在第二沟道区与第二栅电极之间的第二电荷俘获层，该第二电荷俘获层被配置为根据第二切换层的电阻态俘获或释放电荷。

当第一切换层的电阻态为高电阻态时第一切换层可以具有等于或大于约1×10⁹欧姆的电阻值。

第一切换层可以包括硫基材料和过渡金属氧化物中的至少一个。

第一切换层可以包括具有纳米丝的纳米丝状材料，该第一切换层被配置为基于纳米丝来切换至低电阻态。

纳米丝状材料可以包括tiox。

第一切换层可以包括p-n二极管。

第一晶体管可以包括栅绝缘层，该栅绝缘层具有隧穿电压；以及p-n二极管可以具有小于隧穿电压的击穿电压。

非易失性逆变器可以进一步包括输入电极，该输入电极被配置为将第一栅电极连接至第二栅电极，该输入电极进一步被配置为将输入电压施加至第一栅电极和第二栅电极。

非易失性逆变器可以进一步包括：第一漏区上的第一电极；第一源区和第二漏区两者上的第二电极；以及第二源区上的第三电极。

非易失性逆变器可以进一步包括覆盖半导体衬底上部的钝化层，其中，第一电极延伸穿过钝化层并且通过钝化层电耦合到第一漏区，第三电极延伸穿过钝化层并且通过钝化层电耦合到第二源区，输入电极延伸穿过钝化层并且通过钝化层电耦合到第一栅电极和第二栅，以及第二电极延伸穿过钝化层并且通过钝化层电耦合到第一源区和第二漏区。

附图说明

根据以下结合附图进行的示例性实施例的描述，这些和/或其他方面将变得明显并且更容易想到，在附图中：

图1是根据一些示例实施例的非易失性逆变器的示意性横截面视图；

图2是图1的非易失性逆变器的电路图；

图3是示出了在图1的非易失性逆变器的上拉模式中所执行的写入操作的电路图；

图4是示出了被施加至指派给存储器设备的每个层的图1的非易失性逆变器的写入电压与输入电压之间的差的图；

图5是示出了在图1的非易失性逆变器的下拉模式中所执行的擦除操作的电路图；

图6是示出了图1的非易失性逆变器的读取写入状态“1”的操作的电路图；

图7是示出了图1的非易失性逆变器的读取写入状态“0”的操作的电路图；

图8是根据一些示例实施例的非易失性逆变器的示意性横截面视图；

图9是图8的非易失性逆变器的电路图；

图10是示出了作为图8的非易失性逆变器的存储器设备所采用的p-n二极管根据所施加的电压切换至高电阻态或低电阻态的曲线图；

图11是示出了在图8的非易失性逆变器的上拉模式中所执行的写入操作的电路图；

图12是示出了在图8的非易失性逆变器的下拉模式中所执行的擦除操作的电路图；

图13是示出了图8的非易失性逆变器的读取写入状态“1”的操作的电路图；

图14是示出了图8的非易失性逆变器的读取写入状态“0”的操作的电路图；

图15是根据一些示例实施例的非易失性逆变器的示意性横截面视图；

图16是图15的非易失性逆变器的电路图；

图17是示出了在图15的非易失性逆变器的上拉模式中所执行的写入操作的电路图；

图18是示出了在图15的非易失性逆变器的下拉模式中所执行的擦除操作的电路图；

图19是示出了图15的非易失性逆变器的读取写入状态“1”的操作的电路图；

图20是示出了图15的非易失性逆变器的读取写入状态“0”的操作的电路图；

图21是根据一些示例实施例的非易失性逆变器的示意性横截面视图；

图22是图21的非易失性逆变器的电路图；

图23是示出了在图21的非易失性逆变器的上拉模式中所执行的写入操作的电路图；

图24是示出了在图21的非易失性逆变器的下拉模式中所执行的擦除操作的电路图；

图25是示出了在图21的非易失性逆变器的读取写入状态“1”的操作的电路图；以及

图26是示出了在图21的非易失性逆变器的读取写入状态“0”的操作的电路图。

具体实施方式

由于本发明构思允许各种改变和多种实施例，将在附图中示出并且在所撰写的说明书中详细地描述具体的实施例。关于这点，本示例性实施例可能具有不同的形式，并且不应被解释为限于在本文中所陈述的描述。因此，通过参考附图，示例性实施例以下仅被描述为解释各方面。

在下文中，通过参考附图解释本发明构思的优选实施例，将详细地描述本发明构思。附图中相同的附图标记标示相同的元件。

虽然如“第一”、“第二”等这样的术语可以被用于描述各种组成元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应该受这些术语的限制。这些术语仅用来将一个元件、组件、区域、层或部分与另一个区域、层或部分相区分。因此，下面所讨论的第一元件、组件、区域、层或部分可以被称为第二元件、组件、区域、层或部分，而不脱离本公开的范围。

诸如“之下”、“以下”、“下部”、“较低”、“以上”、“上部”等的空间相对术语，可以出于描述的方便而在本文中使用，以如附图所示地描述一个元件或特征与另外的(一个或多个)元件或特征的关系。将理解，除了在附图中所描述的定向之外，空间相对术语还意欲包含使用中或操作中的设备的不同定向。例如，如果附图中的设备被翻转，则被描述为在其他元件或特征“以下”、“之下”或者“下面”的元件将然后被定向为在其他元件或特征“以上”。因此，示例术语“以下”和“下面”可以包含以上和以下的定向两者。设备可以另外地定向(旋转90度或处于其他定向)，并且在本文中所使用的空间相对描述符可以相应地进行解释。另外，当将元件被称为在两个元件“之间”时，该元件可以是两个元件之间仅有的元素，或者可以存在一个或多个其他居于之间的元件。

当在本文中使用时，单数形式“一”、“一个”以及“该”也意欲包括复数形式，除非上下文明确指出并非如此。将进一步理解到，当在本说明书中使用时，术语“包括”和/或“包括有”指定所陈述的特征、整数、步骤、操作、元件和/或组件的存在，但是不排除一个或多个其他特征、整数、步骤、操作、元件、组件和/或其群组的存在或添加。当在本文中使用时，术语“和/或”包括相关联列举项中的一个或多个的任何和所有组合。诸如“…中的至少一个”的表述当在元件列表之后时，修饰元件的整个列表而不修饰列表的个别元件。另外，术语“示例性的”意欲指代示例或图示。

当称元件被称为“在另一个元件上”、“连接至另一个元件”、“耦合至另一个元件”或“邻近另一个元件”时，该元件可以直接地“在该另一个元件上”、“连接至该另一个元件”、“耦合至该另一个元件”或“邻近该另一个元件”，或者可以存在一个或多个其他居于中间的元件。相反，当元件被称为“直接地在另一个元件上”、“直接地连接该另一个元件”、“直接地耦合至另一个元件”或“紧接地邻近另一个元件”时，不存在居于中间的元件。

除非另有定义，否则在本文中所使用的所有术语(包括技术术语和科学术语)具有与本示例实施例所属领域的普通技术人员通常所理解的含义相同的含义。诸如在通用字典中定义的那些术语的术语应当被解释为具有与相关技术和/或本公开的上下文中它们的含义相一致的含义，而不应当以理想化的或过于正式的意义来对其进行解释，除非在本文中明确地如此定义。

可以参考能够结合以下更详细地讨论的单元和/或设备所实施的操作的动作和符号表示(例如，流程图、流图、数据流图、结构图、框图等的形式)来描述示例实施例。尽管以具体的方式来讨论，但是在特定的块中所指定的功能或操作可以与在流程图、流图等中所指定的流不同地被执行。被示出为在两个连续的块中顺序地执行的功能或操作可以实际上同时地被执行，或者在一些情况下可以按照相反的顺序被执行。

可以使用硬件、软件和/或其组合来实施根据一个或多个示例实施例的单元和/或设备。例如，可以使用下述电路来实施硬件设备，所述电路诸如但是不限于处理器、中央处理单元(cpu)、控制器、算术逻辑单元(alu)、数字信号处理器、微计算机、现场可编程门阵列(fpga)、片上系统(soc)、专用集成电路(asic)、可编程逻辑单元、微处理器的电路，或者能够按照所限定的方式响应指令并且运行指令的任何其他设备。

软件可以包括计算机软件、程序代码、指令或其一些组合，以用于独立地或整体地指令或配置硬件设备来如所期望地进行操作。计算机程序和/或程序代码可以包括程序或计算机可读指令、软件组件、软件模块、数据文件、数据结构和/或类似物，其能够由一个或多个硬件设备——诸如以上所提及的硬件设备中的一个或多个——实施。程序代码的示例包括通过编译器所产生的机器代码和使用解译器所运行的更高级的程序代码两者。

例如，当硬件设备是计算机处理设备(例如，处理器、中央处理单元(cpu)、控制器、算术逻辑单元(alu)、数字信号处理器、微计算机、微处理器等)时，计算机处理设备可以被配置为通过根据程序代码执行算术、逻辑和输入/输出操作来实行程序代码。一旦程序代码被加载到计算机处理设备中，则计算机处理设备可以被编程为执行程序代码，从而将计算机处理设备转变为专用计算机处理设备。在更具体的示例中，当程序代码被加载到处理器中时，处理器被编程为执行程序代码和与其相对应的操作，从而将处理器转变为专用处理器。

软件和/或数据可以被永久地或暂时地具体化为任何类型的机器、组件、物理或虚拟设备、或者计算机存储媒介或设备，其能够提供指令或数据或者能够被硬件设备解译。软件还可以经由网络联接的计算机系统被分发，使得软件已分布式的方式被存储和运行。具体地，例如，软件和数据可以通过一个或多个计算机可读记录媒介——包括在这里所讨论的有形的或非暂态的计算机可读记录介质——来存储。

根据一个或多个示例实施例，计算机处理设备可以被描述为包括执行各种操作和/或功能的各种功能单元，以提高描述的清楚性。然而，计算机处理设备不意欲被限制为这些功能单元。例如，在一个或多个示例实施例中，功能单元的各种操作和/或功能可以通过功能单元中的其他功能单元来执行。此外，计算机处理设备可以执行各种功能单元的操作和/或功能，而不将计算机处理单元的操作和/或功能细分(sub-divide)到这些各种功能单元中。

根据一个或多个示例实施例的单元和/或设备还可以包括一个或多个存储设备。该一个或多个存储设备可以是有形的或非暂态计算机可读存储介质，诸如随机存取存取(ram)、只读存取(rom)、永久海量存储设备(诸如盘驱)、固态(例如，nand闪存)设备和/或能够存储并且记录数据的任何其他类似的数据存储机构。一个或多个存储设备可以被配置为存储计算机程序、程序代码、指令或其一些组合，以用于一个或多个操作系统和/或用于实施在本文中所描述的示例实施例。计算机程序、程序代码、指令或其一些组合还可以使用驱动机构从单独的计算机可读存储介质被加载到一个或多个存储设备和/或一个或多个计算机处理设备中。这样单独的计算机可读存储介质可以包括通用串行总线(usb)闪驱、记忆棒、蓝光/dvd/cd-rom驱动、存储卡和/或其他类似的计算机可读存储媒介。计算机程序、程序代码、指令或其一些组合可以经由网络接口而不是经由本地计算机可读存储介质从远程数据存储设备被加载到一个或多个存储设备和/或一个或多个计算机处理设备中。额外地，计算机程序、计算机代码、指令或其一些组合可以从远程计算系统被加载到一个或多个存储设备和/或一个或多个处理器中，该远程计算系统被配置为经由网络传输和/或分发计算机程序、程序代码、指令或其一些组合。远程计算系统可以经由有线接口、空中接口和/或任何其他类似的介质来传输和/或分发计算机程序、程序代码、指令或其一些组合。

一个或多个硬件设备、一个或多个存储设备和/或计算机程序、程序代码、指令或其一些组合可以具体地被设计并且构建为针对示例实施例的目的，或它们可以是针对示例实施例的处理所变更和/或修改的已知设备。

诸如计算机处理设备的硬件设备可以运行操作系统(os)以及运行在os上的一个或多个软件应用。响应于软件的运行，计算机处理设备还可以访问、存储、操控、处理和创建数据。为了简化，一个或多个示例实施例可以被例示为一个计算机处理设备；然而，本领域技术人员将意识到硬件设备可以包括多个处理元件和多种类型的处理元件。例如，硬件设备可以包括多个处理器或处理器和控制器。另外，其他处理配置是可能的，诸如并行处理器。

尽管参考具体的示例和附图描述了示例实施例，但是本领域普通技术人员可以根据描述多种地进行示例实施例的添加和替换。例如，所描述的技术可以按照与所描述的方法的顺序不同的顺序来执行，和/或诸如所描述的系统、架构、设备、电路等的组件可以被连接或组合为与以上所述的方法不同，或可以通过其他组件或等价条件适当地实现结果。

将理解到，当层、区域或组件被称为“形成在另一层、区域或组件上”时，其可以直接地或间接地形成在该另一层、区域或组件上。即，例如，可以存在介于中间的层、区域或组件。

为了解释的便利，附图中的组件的大小可以被夸大。换言之，由于为了解释的便利在附图中任意地示出了组件的大小和厚度，所以下面的实施例不限于此。当在本文中使用时，术语“和/或”包括相关联列举项中的一个或多个的任何和所有组合。诸如“…中的至少一个”的表述当在元件列表之后时，修饰元件的整个列表而不修饰列表的个别元件。

图1是根据一些示例实施例的非易失性逆变器100的示意性横截面视图。

参考图1，非易失性逆变器100可以包括彼此连接的第一晶体管tr1和第二晶体管tr2。第一晶体管tr1可以包括第一栅电极ge1、第一电极e1和第二电极e2。第二晶体管tr2可以包括第二栅电极ge2和第三电极e3并且可以与第一晶体管tr1共享第二电极e2。

第一晶体管tr1可以包括第一漏区d1、第一源区s1以及第一沟道区ch1。第一沟道区ch1在第一漏区d1与第一源区s1之间。

第二晶体管tr2可以包括第二漏区d2、第二源区s2以及第二沟道区ch2。第二沟道区ch2在第二漏区d2与第二源区s2之间。

第一漏区d1、第一源区s1、第一沟道区ch1、第二漏区d2、第二源区s2以及第二沟道区ch2可以形成在半导体衬底su上。

半导体衬底su可以是p型半导体衬底。半导体衬底su可以通过将p型掺杂物注入至硅衬底中形成。

n型阱nw可以形成在半导体衬底su的区域中。第一漏区d1和第一源区s1可以通过掺杂有转变为具有高浓度的电荷载流子的掺杂剂来形成。第一晶体管tr1可以是使用p型掺杂剂作为载流子的p沟道晶体管。第一漏区d1可以包括p型区域和n型区域。如图1中所示出地，当形成了二极管结构时，可以强制电流只在从第一漏区d1至第一沟道区ch1的方向上流动，也就是说，可以阻止电流的反向流动。

在半导体衬底su的另一区域中以高浓度掺杂有转变为电荷载流子的n型掺杂剂，以形成第二漏区d2和第二源区s2。第二晶体管tr2可以是使用n型掺杂剂作为载流子的n沟道晶体管。第二源区s2可以包括下述结构：在该结构中，p型区域和n型区域彼此相邻，如同第一漏区d1那样。

第一栅绝缘层gi1、电荷俘获层tl、第一切换层110以及第一栅电极ge1可以被布置在第一沟道区ch1上。第二栅绝缘层gi2和第二栅电极ge2可以形成在第二沟道区ch2上。

第一栅绝缘层gi1和第二栅绝缘层gi2可以包括诸如sio2、sinx、aln、al2o3、hfo2以及zro2的绝缘材料。

电荷俘获层tl俘获通过第一切换层110从第一栅电极ge1引入其中的电荷，并且然后执行编程。电荷俘获层tl也可以被称为浮动栅。电荷俘获层tl可以包括纳米点材料或者氮化硅层(sixny)，并且此外，可以包括具有比sio2更高的介电常数的高k材料、多晶硅和无定形多晶硅材料之一。另外，电荷俘获层tl可以包括诸如钨、钼、钴、镍、铂、铑、钯和铱的金属及其组合，或者其合金。可替选地，电荷俘获层tl可以包括诸如硅、锗、硅和锗的混合物、iii-v族化合物(iii族的铝、镓和铟与v族的磷、砷和锑的组合)或者ii-vi族化合物(ii族的锌、镉和汞与vi族的氧、硫、硒、和碲的组合。可替选地，电荷俘获层tl可以包括具有高密度的绝缘材料以俘获电荷，诸如氧化铝(al2o3)、氧化铪(hfo)、氧化铪铝(hfalo)以及氧化硅铪(hfsio)。

第一切换层110可以具有电阻态。第一切换层110可以在高电阻态与低电阻态之间切换电阻态。第一切换层110可以具有随着所施加的电压而变化的电阻值。根据一些示例实施例，第一切换层110可以包括下述材料：如果且/或当期望(或者，可替选地，预定)值或更大的电压被施加在其上，该材料改变至低电阻态。

第一切换层110可以包括硫基材料或过渡金属氧化物。硫基材料可以包括，例如，选自mo、w、nb、v、ta、ti、zr、hf、tc和re的过渡金属中的至少一个以及选自硫、硒和碲中的一个硫族原子。过渡金属氧化物可以包括，例如，ti氧化物、ta氧化物、ni氧化物、zn氧化物、w氧化物、co氧化物、nb氧化物、tini氧化物、lini氧化物、inzn氧化物、v氧化物、srzr氧化物、srti氧化物、cr氧化物、fe氧化物、cu氧化物、hf氧化物、zr氧化物、al氧化物以及它们的混合物中的至少一个。

以上材料可以被称为阈值电压切换材料。当大于阈值电压的电压被施加至其上时阈值电压切换材料处于低电阻态中，反之在正常状态下维持高电阻态，以及然后，当所施加的电压被移除时返回到高电阻态。包括阈值电压切换材料的第一切换层110，在其中没有被施加到其上的电压的高电阻态中可以阻挡电荷在第一栅电极ge1与电荷俘获层tl之间的移动；并且在其中等于或大于阈值电压的电压被施加到其上的低电阻态中允许电荷在第一栅电极ge1与电荷俘获层tl之间移动。

第一切换层110可以包括纳米丝状材料，其被配置为基于纳米丝来切换到低电阻态。纳米丝状材料可以是其中当特定值的电压被施加到其上时形成导电的纳米丝的材料。纳米丝状材料可以包括，例如，tiox。可以认为在其中形成纳米丝的状态为低电阻态，而在其中未形成纳米丝的状态为高电阻态。生成低电阻态的纳米丝的数量或形状可以依赖于纳米丝状材料的类型而变化，并且相应地，电阻行为可以变化。由于纳米丝状材料的电阻变化可以根据纳米丝的数量、形状和位置来调整。当第一切换层110采用纳米丝状材料时，切换电阻的时间段可以非常短，例如，大约为纳秒。

第一栅电极ge1可以形成在第一切换层110上以控制第一切换层110的电阻态。

第一切换层110可以具有与第一栅绝缘层gi1类似的漏电流特性。当被施加至非易失性逆变器100的电压分配至第一切换层110、电荷俘获层tl以及第一栅绝缘层gi1时，可以将期望的(或者，可替选的)预设的等级或更高的电压施加至第一切换层110，并且为此，在高电阻态中的第一切换层110的电阻值可以是大约1×10⁹欧姆或更高。

第一电极e1可以形成在第一漏区d1上。第一电极e1电接触第一漏区d1，并且可以被称为漏电极。第二电极e2可以形成在第一源区s1和第二漏区d2上以将第一源区s1电连接到第二漏区d2。第二电极e2电连接至输出端子以对输出电压vout进行输出。第三电极e3可以形成在第二源区s2上。第三电极e3电接触第二源区s2，并且可以称为源电极。

隔离层sl可以形成在第一晶体管tr1与第二晶体管tr2之间。可以提供隔离层sl以防止在一个衬底上所形成的多个器件之间的干扰。隔离层sl可以包括氧化硅(sio2)。可以基于对包括硅材料的半导体衬底su的区域进行氧化来形成隔离层sl。

第一栅电极ge1和第二栅电极ge2可以彼此连接。例如，第一栅电极ge1和第二栅电极ge2可以连接至包括输入端子的输入线以接收输入电压vin。为此，可以进一步提供输入电极e4以将第一栅电极ge1连接至第二栅电极ge2。

钝化层pl可以形成在半导体衬底su上。钝化层pl可以整体地覆盖在半导体衬底su上所形成的第一栅绝缘层gi1和第二栅绝缘层gi2、第一栅ge1和第二栅ge2、第一切换层110、电荷俘获层tl以及隔离层sl。第一电极e1和第三电极e3可以被布置在钝化层pl上，以通过钝化层pl分别地电连接至第一漏区d1和第二源区s2。输入电极e4可以被布置在钝化层pl上以通过延伸穿过钝化层pl而电耦合到第一栅电极ge1和第二栅电极ge2。另外，第二电极e2可以被布置在钝化层pl上并且可以通过延伸穿过钝化层pl而电连接到第一源区s1和第二漏区d2。

图2是图1的非易失性逆变器100的电路图。

非易失性逆变器100包括彼此连接的第一晶体管tr1和第二晶体管tr2。第一晶体管tr1可以是p型晶体管，而第二晶体管tr2可以是n型晶体管。

第一晶体管tr1可以包括电荷俘获层tl和第一切换层110以充当非易失性存储器设备。第一切换层110可以包括可以被切换至高电阻态和低电阻态的材料。电荷可以由电荷俘获层tl根据第一切换层110的电阻态来俘获或释放。稍后将描述第一切换层110的材料和功能以及根据第一切换层110的非易失性逆变器100的操作。

电源端子可以连接至第一晶体管tr1的漏电极以施加电压vdd。第一晶体管tr1的漏电极将被称为第一电极e1，如参考图1所指出地。被施加至第一电极e1的电压vdd可以是用于对第一晶体管tr1进行编程的记录电压、擦除记录状态的擦除电压或者读取记录状态的读取电压。

第一晶体管tr1的源电极连接至第二晶体管tr2的漏电极。由第一晶体管tr1的源电极和第二晶体管tr2的漏电极所形成的电极可以被称为第二电极e2，如参考图1所定义地。具有输出端子的输出线可以从第二电极e2分支。输出电压vout可以从输出端子输出。

第二晶体管tr2的源电极可以连接至表示电压vss的端子。第二晶体管tr2的源电极可以被称为第三电极e3，如参考图1所定义地。第三电极e3可以接地。

第一栅电极ge1和第二栅电极ge2可以经由连接线彼此连接，使得来自输入终端的输入电压vin可以被输入至其。连接第一栅电极ge1和第二栅电极ge2的电极将被称为输入电极e4。

在非易失性逆变器100中，可以控制第一晶体管tr1和第二晶体管tr2的导通/截止，并且可以根据经由输入电极e4所施加的输入电压vin和被施加至第一电极e1的电压vdd来控制输出电压vout。

图3是示出了在图1的非易失性逆变器100的上拉模式中所执行的写入操作的电路图。

上拉模式是下述模式：在该模式中，从输出端子所输出的输出电压vout大于被施加至输入端子的输入电压vin，即，在上拉模式中，第一晶体管tr1的沟道导通并且第二晶体管tr2的沟道截止。将输入电压vin设置为0以使第二晶体管tr2的沟道截止，并且向第一电极e1施加记录电压vw1，通过记录电压vw1，第一晶体管tr1的沟道可以导通。

图4示出了对于形成第一晶体管tr1的存储器设备的每个层，被施加至图1的非易失性逆变器100的第一电极e1的电压vdd与被施加至图1的非易失性逆变器100的输入端子e4的输入电压vin之间的差异的分布。

在图4中，vs、vt和vi分别地标示第一切换层110、电荷俘获层tl以及第一栅绝缘层gi1的相对端子之间的电压。

以上电压分配是根据依照每个层的电阻值的电压分配规则进行的。当如以上所确定的电压vs大于用于切换至低电阻态的阈值电压vsc时，即，电压vs满足以下条件，第一切换层110切换至低电阻态。

vs>vsc(1)

在此，vsc是对于在第一切换层110中所包括的材料特定的值。如果第一切换层110包括阈值电压切换材料，则vsc可以标示阈值电压，并且如果第一切换层110包括纳米丝状材料，则vsc可以标示生成纳米丝的电压。

在以上条件(1)中，电荷可以从第一栅电极ge1移动至电荷俘获层tl，或者从电荷俘获层tl移动至第一栅电极ge1。

为了使为p型晶体管的第一晶体管tr1的沟道导通，必须与以上条件(1)一起满足以下条件(2)。

vdd-vin>vs+vt+vi(2)

参考回到图3，参考条件(1)和(2)，写入电压vw1满足以下的条件，

vw1>vs+vt+vi(3)

vs>vsc(4)

当满足了以上条件(3)和(4)时，第一切换层110切换至低电阻态，第一晶体管tr1的沟道导通，以及输出电压vout等于写入电压vw1。另外，电子经由处于低电阻态中的第一切换层110被引入到电荷俘获层tl中。在采用电子来填充电荷俘获层tl之后，终止写入电压vw1的施加，并且然后，第一切换层110从低电阻态切换至高电阻态，使得已经移动至电荷俘获层tl的电子被俘获在电荷俘获层tl中并且采用正电荷对第一晶体管tr1的沟道进行充电。

如以上所描述地，执行编程“1”的操作以用于：通过将电荷俘获在电荷俘获层tl中来对沟道进行充电，而同时将输入电压vin上拉至大于输入电压vin的输出电压vw1。

图5是示出了在图1的非易失性逆变器100的下拉模式中所执行的擦除操作的电路图。

下拉模式下述模式：在该模式中，从输出端子所输出的输出电压vout小于被施加至输入端子的输入电压vin，以及第一晶体管tr1的沟道截止并且第二晶体管tr2的沟道导通。输入电压vin被提高至大于0以使第二晶体管tr2的沟道导通，并且向第一电极e1施加擦除电压ve1，通过擦除电压ve1，可以使第一晶体管tr1的沟道截止。

被施加至第一电极e1的擦除电压ve1满足以下条件。

vin-ve1>vs+vt+vi(5)

vs>vsc(6)

当满足以上条件(5)和(6)的擦除电压ve1和输入电压vin被施加至第一电极e1和输入电极e4时，第二晶体管tr2导通并且输出电压vout变为0。第一切换层110切换至低电阻态，并且因此，在电荷俘获层tl中所俘获的电子通过第一切换层110放电。在释放电荷俘获层tl中的电子之后，终止擦除电压ve1的施加，并且然后，第一切换层110从低电阻态切换至高电阻态，使得维持电荷俘获层tl的释放状态并且第一晶体管tr1的沟道变成未充电状态。

如在以上处理中所描述地，执行编程“0”的操作——即，擦除操作——以释放电荷俘获层tl中的电荷并且不对沟道进行充电，而同时将输入电压vin下拉至低于输入电压的输出电压，即，0。

图6是示出了图1的非易失性逆变器100的读取写入状态——即，“1”——的操作的电路图。

读取操作将读取第一晶体管tr1的沟道的充电状态，以及为0的电压被施加至输入电极e4并且读取电压vr1被施加至第一电极e1。在图3中所示出的编程期间，读取电压vr1小于写入电压vw1。另外，从读取电压vr1分配至第一切换层110的电压小于阈值电压vsc。在此条件下，第一切换层110维持高电阻态，即，维持电荷俘获层tl中的电荷俘获状态以及第一晶体管tr1的沟道的充电状态。由于第一晶体管tr1被充电，所以电流沿着被充电的沟道朝向输出端子流动。相应地，可以读取写入状态“1”。

图7是示出了图1的非易失性逆变器100的读取写入状态“0”的操作的电路图。

当在第一晶体管tr1的沟道未充电的状态下将以上读取电压vr1和输入电压vin分别地施加至第一电极e1和输入电极e4时，电流不朝向输出端子流动，或者小于其中第一晶体管tr1的沟道被充电的图6中电流的电流朝向输出端子流动。相应地，可以读取写入状态“0”。

在非易失性逆变器100中，集成有存储器功能和逻辑功能。即，以逻辑为基础的逆变器在其中包括非易失性存储器设备，并且因此，维持逆变器操作之后的最后一个状态。

在下文中，以下将描述执行以上功能的非易失性逆变器的其他示例。

图8是根据一些示例实施例的非易失性逆变器200的示意性横截面视图，而图9是图8的非易失性逆变器200的电路图。

本示例性实施例的非易失性逆变器200就第一切换层210的配置而言与非易失性逆变器100不同。其他元件与非易失性逆变器100的元件相同，并且将省略其描述。

非易失性逆变器200采用作为存储器设备进行操作的第一晶体管tr1的第一切换层210中的p-n二极管。

p-n二极管可以在正向偏置电压下表现出低电阻态。在反向偏置电压下，当反向偏置电压大于击穿电压vb时p-n二极管表现出低电阻态，而当反向偏置电压等于或小于击穿电压vb时表现出高电阻态。根据形成p-n二极管的材料及其特性，击穿电压vb可以是齐纳击穿电压或雪崩击穿电压。

图10是示出了作为图8的非易失性逆变器200的存储器设备所采用的p-n二极管根据被施加至其的电压切换至高电阻态和低电阻态的曲线图。

在正向偏置部分a1和其中反向偏置电压大于反向偏置部分中的击穿电压vb的部分a3中，第一切换层210在低电阻态中运行；而在其中反向偏置电压小于击穿电压vb的部分a2中，第一切换层210在高电阻态中运行。

通过采用具有以上属性的p-n二极管作为第一切换层210，在编程阶段被施加至第一电极e1以用于在电荷俘获层tl中俘获电荷的写入电压可以小于根据之前的示例性实施例被施加至非易失性逆变器100的写入电压。

另外，作为第一切换层210所采用的p-n二极管的击穿电压vb可以小于第一栅绝缘层gi1的隧穿电压。另外，作为第一切换层210所采用的p-n二极管可以是具有下述击穿电压的材料，通过该击穿电压可以稳定地保留所俘获的电荷。击穿电压vb可以例如在从1v至2v的范围变化。

图11是示出了在图8的非易失性逆变器200的上拉模式中所执行的写入操作的电路图。

在上拉模式中，从输出端子所输出的输出电压vout大于被施加至输入端子的输入电压vin，以及第一晶体管tr1的沟道导通并且第二晶体管tr2的沟道截止。在上拉模式中，输入电压vin被设置为0以使第二晶体管tr2的沟道截止，并且写入电压vw2被施加至第一电极e1，通过写入电压vw2可以使第一晶体管tr1的沟道导通。

如参考图4和以上条件(2)所示出地，当输入电压vin为0时，写入电压vw2满足以下条件。

vw2>vs+vt+vi(7)

这里，vs、vt、及vi分别地标示第一切换层210、电荷俘获层tl和第一栅绝缘层gi1的相对端子之间的电压。

当正向偏置电压被施加至第一切换层210时，如图10的曲线图所示，由于第一切换层210处于低电阻态中，所以电压vs具有不需要满足条件(6)(vs>vsc)的非常小的值。

因此，写入电压vw2小于根据之前的示例性实施例被施加至非易失性逆变器100的写入电压vw1。

在以上条件中，第一切换层210处于低电阻态中，第一晶体管tr1的沟道导通，以及输出电压vout等于写入电压vw2。另外，经由处于低电阻态中的第一切换层210将电子引入到电荷俘获层tl中。在电子填充电荷俘获层tl之后，移除写入电压vw2的施加。由于除非反向偏置电压被施加至p-n二极管，否则电流不在p-n二极管的反向方向上流动，所以移动至电荷俘获层tl的电子被俘获在电荷俘获层tl中并且采用正电荷对第一晶体管tr1的沟道进行充电。

如在以上处理中所示出地，执行编程“1”的操作以在电荷俘获层tl中俘获电荷并且对沟道进行充电，而同时将输入电压vin上拉至大于输入电压vin的写入电压vw2的输出电压vout。

图12是示出了在图8的非易失性逆变器200的下拉模式中所执行的擦除操作的电路图。

在下拉模式中，从输出端子所输出的输出电压vout小于被施加至输入端子的输入电压vin，以及第一晶体管tr1的沟道截止并且第二晶体管tr2的沟道导通。将输入电压vin设置为大于0以使第二晶体管tr2的沟道导通，并且将擦除电压ver2施加至第一电极e1的端子，通过擦除电压ver2可以使第一晶体管tr1的沟道截止。

被施加至第一电极e1的擦除电压ver2满足以下条件。

vin-ver2>vs+vt+vi(8)

vs>vb(9)

vb标示在第一切换层210中所包括的p-n二极管的击穿电压。

当满足以上条件(8)和(9)的擦除电压ver2和输入电压vin被施加至第一电极e1和输入电极e4时，第二晶体管tr2导通并且输出电压vout变为0。由于大于击穿电压vb的反向偏置电压被施加至第一切换层210，所以第一切换层210切换至低电阻态，在低电阻态中电流在反向方向上流动，即，被俘获在电荷俘获层tl中的电子泄漏(leakage)通过第一切换层210。在释放电荷俘获层tl中的电子之后，移除擦除电压ver2，并且然后，第一切换层210切换至高电阻态，使得维持电荷俘获层tl的释放状态并且第一晶体管tr1的沟道处于未充电状态。

如在以上处理中所描述地，执行编程“0”的操作——即，擦除操作——以通过将输入电压vin下拉至低于输入电压vin的、为0的输出电压vout，来释放电荷俘获层tl中的电荷并且不对沟道进行充电。

图13是示出了图8的非易失性逆变器200的读取写入状态“1”的操作的电路图。

读取操作是读取第一晶体管tr1的沟道的充电状态，以及0v被施加至输入电极e4并且读取电压vr2被施加至第一电极e1。在图11的编程操作中读取电压vr2小于写入电压vw2。写入电压vw2小于图3的写入电压vw1，并且因此，读取电压vr2可以小于图5的读取电压vr1。

另外，由于即使在小的正向偏置电压被施加至第一切换层210的情况下，第一切换层210也可以切换至低电阻态，所以电荷俘获层tl中俘获的负电荷可以通过第一切换层210被放电而同时导致沟道中的正电荷降低。因此，读取电压vr2被设置为尽可能地小以减少上述现象。在此条件下，由于第一晶体管tr1的沟道被充电，所以电流沿着被充电的沟道朝向输出端子流动。相应地，可以读取写入状态“1”。

图14是示出了图8的非易失性逆变器的读取写入状态“0”的操作的电路图。

当第一晶体管tr1的沟道处于未充电状态时，将如图13的描述中那样的写入电压vr2和输入电压vin被施加至第一电极e1和输入电极e4，并且然后，电流不可以朝向输出端子流动，或者小于其中沟道处于充电状态中的图14中所示出的情况的电流的量朝向输出端子流动。相应地，可以读取写入状态“0”。

图15是根据一些示例实施例的非易失性逆变器300的示意性横截面视图，而图16是图15的非易失性逆变器300的电路图。

本示例性实施例的非易失性逆变器300包括第一晶体管tr1和第二晶体管tr2。第一晶体管tr1包括第一电荷俘获层tl1和第一切换层311，而第二晶体管tr2包括第二电荷俘获层tl2和第二切换层312。其他元件与图1的非易失性逆变器100的元件相同。

第一切换层311和第二切换层312包括可以从低电阻态切换至高电阻态的材料，类似于图1的第一切换层110。例如，第一切换层311和第二切换层312可以包括硫基材料、过渡金属氧化物或者纳米丝状材料。

图17是示出了在图15的非易失性逆变器300的上拉模式中所执行的写入操作的电路图。

对非易失性逆变器300的写入操作类似于参考图3所示出的写入操作。当输入电压vin被设置为0并且满足条件(3)和(4)的写入电压vw1被施加以及然后被移除时，电荷被俘获在第一电荷俘获层tl1中并且第一晶体管tr1的沟道被正向地(positively)充电。由于第二晶体管tr2的沟道截止，所以第二电荷俘获层tl2不俘获电荷。

这样，执行编程“1”的操作以在第一电荷俘获层tl中俘获电荷并且对沟道进行充电，而同时将输入电压vin上拉至大于输入电压vin的写入电压vw1的输出电压vout。

图18是示出了在图15的非易失性逆变器的下拉模式中所执行的擦除操作的电路图。

对非易失性逆变器300的擦除操作几乎类似于参考图4所示出的擦除操作。当满足条件(5)和(6)的擦除电压ver1被施加时，第一电荷俘获层tl1中所俘获的负电荷通过第一切换层311放电。当擦除电压ver1被移除时，第一切换层311切换至高电阻态，并且因此，维持第一电荷俘获层tl1的释放状态并且维持第一晶体管tr1的沟道的未充电状态。第二晶体管tr2的沟道导通并且第二切换层312切换至低电阻态。然而，由于在第二电荷俘获层tl2中不存在所俘获的电荷，所以电荷转移未发生。

如在以上处理中所示出地，执行编程“0”的操作——即，擦除操作——以释放第一电荷俘获层tl1中的电荷并且使得沟道未充电，而同时将输入电压vin下拉至低于输入电压的、为0v的输出电压vout。

图19是示出了图15的非易失性逆变器300的读取记录状态“1”的操作的电路图。

将0v的输入电压vin施加至输入电极e4并且将读取电压ver1施加至第一电极e1。从读取电压ver1分配至第一切换层311的电压小于阈值电压vsc。在此状态中，由于第一晶体管tr1的沟道已充电，所以电流沿被充电的沟道朝向输出端子流动。相应地，可以读取记录状态“1”。

图20是示出了图15的非易失性逆变器300的读取记录状态“0”的操作的电路图。

当第一晶体管tr1的沟道处于未充电状态时，将读取电压vr1和输入电压vin施加至第一电极e1和输入电极e4，并且然后，电流不朝向输出端子流动，或者小于其中沟道处于充电状态中的图19中的情况的电流的量朝向输出端子流动。相应地，可以读取记录状态“0”。

图21是根据一些实施例的非易失性逆变器400的示意性横截面视图，并且图22是图21的非易失性逆变器400的电路图。

根据本示例性实施例的非易失性逆变器400包括第一晶体管tr1和第二晶体管tr2。第一晶体管tr1包括第一电荷俘获层tl1和第一切换层411，而第二晶体管tr2包括第二电荷俘获层tl2和第二切换层412。第一切换层411和第二切换层412分别地包括p-n二极管，并且其他元件与图8的非易失性逆变器200的元件相同。

图23是示出了在图21的非易失性逆变器400的上拉模式中所执行的写入操作的电路图。

对非易失性逆变器400的写入操作类似于参考图11所示出的对非易失性逆变器200所执行的写入操作。

将输入电压vin设置为0以使第二晶体管tr2的沟道截止，并且将写入电压vw2施加至第一电极e1，通过写入电压vw2，可以使第一晶体管tr1的沟道导通。

写入电压vw2于被施加至非易失性逆变器100的写入电压vw1，如以上参考图11所描述地。

当施加输入电压vin和写入电压vw2时，第一切换层411切换至低电阻态，导通第一晶体管tr1的沟道，以及输出电压vout等于写入电压vw1。另外，经由处于低电阻态中的第一切换层411将电子引入到第一电荷俘获层tl1中。在将电子填充在第一电荷俘获层tl1中之后，移除写入电压vw2的施加。由于除非反向偏置电压被施加至p-n二极管，否则电流不在p-n二极管的反向方向上流动，所以移动至第一电荷俘获层tl1的电子被俘获在第一电荷俘获层tl1中并且采用正电荷对第一晶体管tr1的沟道进行充电。

由于第二晶体管的沟道截止，所以第二电荷俘获层tl2不俘获电荷并且第二晶体管tr2的沟道未充电。

如在以上处理中所示出地，执行编程“1”的操作以在第一电荷俘获层tl1中俘获电荷并且对沟道进行充电，而同时将输入电压vin上拉至大于输入电压vin的写入电压vw1的输出电压vout。

图24是示出了在图21的非易失性逆变器的下拉模式中所执行的擦除操作的电路图。

对非易失性逆变器400的擦除操作类似于参考图12所示出的对非易失性逆变器200的擦除操作。

将输入电压vin设置为大于0，使得第二晶体管tr2的沟道导通，并且将擦除电压ver2施加至第一电极e1的端子，通过擦除电压ver2可以使得第一晶体管tr1的沟道截止。

被施加至第一电极e1的擦除电压ver2满足以上条件(8)和(9)，如以上参考图12所描述地。

当将擦除电压ver2和输入电压vin分别地施加至第一电极e1和输入电极e4时，第二晶体管tr2导通并且输出电压vout变为0。由于将大于击穿电压vb的反向偏置电压施加至第一切换层411，所以第一切换层411切换至低电阻态，在低电阻态中，电流在反向方向上流动，即，在第一电荷俘获层tl1中所俘获的电子通过第一切换层411放电。在释放第一电荷俘获层tl1中的电荷之后，当移除擦除电压ver2的施加时，第一切换层411切换至高电阻态并且维持第一电荷俘获层tl1的释放状态，以及第一晶体管tr1的沟道处于未充电状态中。

导通第二晶体管tr2的沟道并且将大于击穿电压的反向偏置电压施加至第二切换层412，以及第二切换层412切换至低电阻态。然而，由于在第二电荷俘获层tl2中不存在所俘获的电荷，所以电荷转移未发生。

如在以上处理中所描述地，执行编程“0”的操作——即，擦除操作——以释放第一电荷俘获层tl1中的电荷并且使得沟道未充电，而同时将输入电压vin下拉至低于输入电压的、为0v的电压。

图25是示出了在图21的非易失性逆变器400的读取记录状态“1”的操作的电路图。

读取操作是读取第一晶体管tr1的沟道的充电状态的操作，以及0v被施加至输入电极e4并且读取电压vr2被施加至第一电极e1。在图23的编程期间，读取电压vr2小于写入电压vw2。由于写入电压vw2小于图3的写入电压vw1，所以读取电压vr2也可以小于图5的读取电压vr1。

另外，由于即使在小的正向偏置电压的情况下，第一切换层411也可以切换至低电阻态，所以第一电荷俘获层tl1中俘获的负电荷可以通过第一切换层411被放电，而导致沟道中的正电荷降低。因此，读取电压vr2被设置为尽可能地小以减少上述现象。在此状态下，由于第一晶体管tr1的沟道被充电，所以电流沿着被充电的沟道朝向输出端子流动。相应地，可以读取记录状态“1”。

图26是示出了在图21的非易失性逆变器400的读取记录状态“0”的操作的电路图。

在第一晶体管tr1的沟道未充电的状态中，当将读取电压vr2和输入电压vin分别地施加至第一电极e1和输入电极e4时，电流不朝向输出端子流动，或者小于其中沟道被充电的图25中的情况的电流的量朝向输出端子流动。相应地，可以读取记录状态“0”。

根据以上示例性实施例的逆变器可以作为各种逻辑器件——例如，nand设备、nor设备、编码器、解码器、复用器(mux)、解复用器(demux)、感测放大器以及振荡器——中的基体元件被应用。

另外，根据示例性实施例的非易失性逆变器以及包括该非易失性逆变器的逻辑器件可以以各种目的被应用于存储器器件、液晶显示器(lcd)设备、有机发光显示装置、各种半导体器件以及电子设备。

非易失性逆变器可以连同逆变器功能一起实施存储器功能。

当与使用隧穿的逆变器相比时，根据示例性实施例的非易失性逆变器可以以较低的电压更快速地进行操作。

可以通过使用非易失性逆变器在各种电子设备中实施高度一体化的存储器系统。

应当理解到，在本文中所描述的示例性实施例应当仅被认为是描述性的含义而不是出于限制的目的。在每个示例性实施例内的特征或方面的描述通常应当被认为对于在其他示例性实施例中的其他类似特征或方面可用。

虽然已经参考附图描述了一个或多个示例性实施例，但是本领域普通技术人员将理解到，可以在形式上和细节上做出各种改变而不脱离由所附权利要求书所限定的精神和范围。