一种芯片‑封装相互作用测试结构及测试方法与流程

本发明涉及半导体制造领域，更具体地，涉及一种芯片-封装相互作用测试结构及测试方法。

背景技术：

随着芯片的集成度不断提高，特征尺寸不断减小，金属互连的多层布线导致金属导线的电阻、线间电容和层间电容增大，从而使RC延迟时间、串扰噪声和功耗等增加。为了解决上述问题，提高芯片的速度，在先进制程中一般采用低介电常数(low k)的绝缘层材料。但是，绝缘介质层材料的强度随k值的降低而大幅降低。

芯片在封装时，需要将金线(或者铜线)压焊至芯片的焊接衬垫(Pad)上，实现芯片与外部的电连接。压焊所产生的压力会通过焊接衬垫施加在芯片中的绝缘介质层(IMD)上，而low K绝缘介质材料的机械性能较差，会使得芯片内的绝缘介质层破裂(Crack)。此外，封装工艺中焊锡凸块(Solder Bumps)、回流等工艺引入了新的热预算(Thermal budget)，基板(Substrate)材料和芯片材料的热膨胀系数的不同导致二者之间产生应力，基板与芯片的应力会随着时间推移逐渐扩散到芯片上，导致芯片破裂，致使芯片的可靠性失效。

为了保证芯片封装的可靠性，需要采用测试结构进行监测。请参阅图1，图1是现有的一种芯片封装金属互连线测试结构示意图。如图1所示，该测试结构建立在绝缘介质层中，其具有一条由金属互连线构成的测试线路W1-W1，测试线路W1-W1中包括位于不同层的金属线11和金属线13，金属线11和金属线13分别具有多个，各金属线11之间以及各金属线13之间平行排列；金属线11和金属线13之间通过通孔12依次连接，测试线路W1-W1在转折处通过过渡金属线14连接，形成一条具有链式结构的金属互连线。

请参阅图2，图2是图1中金属互连线测试结构的基本单元示意图，其显示构成现有测试结构的一个基本单元。测试结构由多个基本单元组成。如图2所示，在一个基本单元中，具有一个金属线11和一个金属线13，金属线11和金属线13之间形成“一”字形排列，并通过一个通孔12进行连接。将多个基本单元以直线方向依次连接，并以转折方式重复平行排列形成金属互连线，即构成图1具有一条测试线路W1-W1的现有测试结构。

然而，上述现有的测试结构无法有效探测到平行于金属互连线(如图1中水平箭头所示)的绝缘介质层破裂现象。

技术实现要素：

本发明的目的在于克服现有技术存在的上述缺陷，提供一种芯片-封装相互作用测试结构及测试方法，可灵敏地探测封装对芯片金属互连线及绝缘介质层的影响。

为实现上述目的，本发明的技术方案如下：

一种芯片-封装相互作用测试结构，所述测试结构设于绝缘介质层中，包括至少两条测试线路，每条测试线路包括至少两层金属线，不同层金属线之间通过通孔依次连接形成金属互连线的链式结构，不同测试线路的金属互连线的链式结构之间存在交叠区；其中，交叠区相交叠的两个金属线位于不同层，不同测试线路中位于同层的金属线同向排列。

优选地，所述测试结构包括多个基本单元，每个所述基本单元由位于不同层的两个金属线交叠构成，每个基本单元中任意一个金属线的一端通过通孔与另外一个基本单元中位于另一层的另一个金属线的一端电连接，从而形成由重复排列的多个基本单元所构成的交叠的测试线路，各基本单元中，位于同层的金属线同向排列。

优选地，位于同层的金属线呈平行排列，位于不同层且相交叠的金属线呈垂直排列。

优选地，所述测试线路通过与过渡金属线的连接形成转折。

优选地，所述通孔为单层通孔结构或堆叠形式的通孔结构。

优选地，所述金属线为金线或铜线。

优选地，所述绝缘介质层由低介电常数的绝缘层材料形成。

一种芯片-封装相互作用测试方法，采用上述的芯片-封装相互作用测试结构，包括：将测试结构接入测试电路中，通过监测同一测试线路中的电阻变化，来评估封装对金属互连线的影响；通过监测不同测试线路间漏电或电容的变化，来评估封装对绝缘介质层绝缘介质的影响。

优选地，通过监测同一测试线路中的电阻变化，以判断金属互连线的断裂现象。

优选地，通过监测不同测试线路的通孔与通孔之间、金属线与金属线之间以及金属线与通孔之间的漏电或电容变化，以判断绝缘介质的破裂现象。

从上述技术方案可以看出，本发明通过将测试结构设计成以至少两条测试线路构成相交叠形式的立体结构，使得本发明的测试结构既可以探测到封装导致的芯片中同层金属间绝缘介质的破裂现象，又可探测到不同层金属之间绝缘介质的破裂现象；另外，还可通过监测金属线通路的电阻变化，来考察封装对金属连线的影响。因此，本发明的测试结构可以实现对芯片-封装相互作用影响的全方位评估。

附图说明

图1是现有的一种芯片封装金属互连线测试结构示意图；

图2是图1中金属互连线测试结构的基本单元示意图；

图3是本发明一较佳实施例的一种芯片-封装相互作用测试结构示意图；

图4是图3中测试结构的基本单元示意图。

具体实施方式

下面结合附图，对本发明的具体实施方式作进一步的详细说明。

需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。

在以下本发明的具体实施方式中，请参阅图3，图3是本发明一较佳实施例的一种芯片-封装相互作用测试结构示意图。如图3所示，本发明的一种芯片-封装相互作用测试结构，设于绝缘介质层中。测试结构中至少包括两条测试线路，每条测试线路至少包括两层金属线。例如，图中例举了具有两条测试线路F1-F1、F2-F2的测试结构，每条测试线路F1-F1(F2-F2)包括位于两个不同层次的金属线21(21’)和金属线23(23’)，其中金属线21和金属线21’位于同一层次，金属线23和金属线23’同位于另一层次。本发明不限于此。不同层的各金属线之间分别通过通孔22(22’)进行连接，即金属线21和金属线23通过通孔22进行连接，金属线21’和金属线23’通过通孔22’进行连接。利用通孔可将每条测试线路中所有的金属线串联起来。这样，不同层的各金属线之间通过通孔依次连接形成金属互连线的链式结构，并分别构成两条测试线路F1-F1、F2-F2。

请参阅图3。在例举的本发明的测试结构中，两条测试线路F1-F1、F2-F2的金属互连线的链式结构之间存在交叠区A。每个交叠区A中，相交叠的两个金属线21和23’位于不同层，不同测试线路中位于同层的金属线21和21’以及金属线23和23’同向排列。也就是说，两条测试线路F1-F1、F2-F2中存在交叠的部分，是由测试线路F1-F1中的一个金属线21与测试线路F2-F2中位于不同层的另一个金属线23’相交叠，或者，是由测试线路F2-F2中的一个金属线21’与测试线路F1-F1中位于不同层的另一个金属线23相交叠；而两条测试线路F1-F1、F2-F2中位于同层的金属线21和21’以及金属线23和23’都是同向排列。

请参阅图4，图4是图3中测试结构的基本单元示意图，其显示构成测试结构的一个基本单元，所述测试结构包括多个基本单元。如图4所示，每个所述基本单元由位于不同层的两个金属线交叠构成，即是由测试线路F1-F1中的一个金属线21与测试线路F2-F2中位于不同层的另一个金属线23’交叠构成，或者是由测试线路F2-F2中的一个金属线21’与测试线路F1-F1中位于不同层的另一个金属线23交叠构成。基本单元与交叠区A显示的相交叠的两个金属线相对应。

请再次参阅图3。本发明的测试结构以图4中的交叠结构为基本单元，在图3中进行重复排列。各基本单元中，位于同层的金属线21和21’以及金属线23和23’同向排列。每个基本单元中任意一个金属线的某一端通过通孔与另外一个基本单元中位于另一层的另一个金属线的一端电连接，从而形成由重复排列的多个基本单元所构成的两条交叠的测试线路F1-F1、F2-F2。

作为优选的实施方式，位于同层的金属线21和21’以及金属线23和23’以平行方式进行排列；而位于不同层且相交叠的金属线21与金属线23’、金属线23与金属线21’之间以垂直方式进行排列，形成一个个“十”字形排列的基本单元。

为了使测试结构形成一定的监测区域，可以对测试线路进行转折处理。例如采用在所述测试线路F1-F1(F2-F2)的转折处、通过与过渡金属线24(24’)的连接来形成测试线路的转折结构。

作为可选的实施方式，所述通孔可以是单层通孔结构，或者是堆叠形式的通孔结构。通过堆叠形式的通孔结构，可以将两层以上的金属线分别连接起来，从而可以使测试结构具有两层以上的金属线，以形成所需空间(层次)的纵横交错的立体形态，再配合测试线路的多处转折，使得本发明的测试结构能够有效监测各种走向的绝缘介质层破裂现象。

上述测试线路中的金属线可以采用金线或铜线。所述绝缘介质层可由低介电常数(low k)的绝缘层材料形成。本发明不限于此。

测试结构中具有两条以上测试线路的情形可依此类推。例如，具有四条测试线路时，可以“卅”字形、“井”字形等变形体的基本单元重复排列形成不同形式的立体测试结构，本领域普通技术人员都可理解，故不再展开一一例举。

下面通过具体实施方式，对本发明的一种芯片-封装相互作用测试方法进行详细说明。

本发明的一种芯片-封装相互作用测试方法，可采用上述的芯片-封装相互作用测试结构，包括：首先将测试结构接入测试电路中；然后，可通过监测同一测试线路中的电阻变化，来评估封装对金属互连线的影响；并可通过监测不同测试线路间漏电(Leakage)或电容(Capacity)的变化，来评估封装对绝缘介质层绝缘介质的影响。

例如，可将图3中例举的测试结构接入测试电路中，使测试线路F1-F1和F2-F2处于导通状态。然后，通过分别监测测试线路F1-F1或测试线路F2-F2中的电阻变化，来判断测试线路F1-F1或测试线路F2-F2中金属互连线是否发生了断裂现象。

再以图3中例举的测试结构为例，可通过监测两条测试线路F1-F1和F2-F2的通孔与通孔之间(例如两个相邻的通孔22和通孔22’之间)、金属线与金属线之间(例如两个相邻的金属线21和金属线21’之间、金属线23和金属线21’之间)以及金属线与通孔之间(例如相邻的金属线21/23和通孔22’之间、金属线21’/23’和通孔22之间)的漏电或电容变化，来判断处于这些结构之间的绝缘介质是否发生了破裂现象。因此，应用本发明的测试结构，可以灵敏地探测到封装对芯片绝缘介质层的影响。

综上所述，本发明通过将测试结构设计成以至少两条测试线路构成相交叠形式的立体结构，使得本发明的测试结构既可以探测到封装导致的芯片中同层金属间绝缘介质的破裂现象，又可探测到不同层金属之间绝缘介质的破裂现象；另外，还可通过监测金属线通路的电阻变化，来考察封装对金属连线的影响。因此，本发明的测试结构可以实现对芯片-封装相互作用影响的全方位评估。

以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。