测试方法与流程

本发明涉及半导体技术领域，特别是涉及一种测试方法。

背景技术：

目前，在cmos等器件的制备中，一个较为常见的选择是在p型衬底上形成一层p型外延层，然后完成源极、漏极和栅极的制备，以便提高器件性能，降低漏电流。

但是，外延层的质量如何，尤其是外延层在形成时能否维持在所需要的温度范围下，直接制约着器件是否能够达到标准。

然而，考虑到外延层制备时温度过高，目前并不便于制造部门的线下检测(offlinemonitor)，同时也缺乏有效的wat(waferacceptancetest，允收检测)测试结构。

技术实现要素：

本发明的目的在于提供一种测试方法，以便能够检测到外延层在制备时温度是否正常。

为解决上述技术问题，本发明提供一种测试方法，利用一测试结构进行测试，所述测试结构包括基准单元和测试单元；所述基准单元包括第一衬底；位于所述第一衬底上的第一外延层；位于所述第一外延层中的第一源/漏极，位于所述第一外延层上所第一述源/漏极之间的第一栅极；其中，所述第一衬底电连接所述第一栅极，所述第一源极接地，所述第一漏极连接一外部电源；所述测试单元包括第二衬底；位于所述第二衬底上的第二外延层；位于所述第二外延层中的第二源/漏极，位于所述第二外延层上所述第二源/漏极之间的第二栅极；所述测试方法包括：

利用所述基准单元获得一基准夹断电压；

测量所述测试单元的测试夹断电压，依据所述测试夹断电压与所述基准夹断电压的大小判断所述第二外延层在形成时的温度情况。

可选的，对于所述的测试方法，根据所述基准夹断电压确定一基准夹断电压范围，若所述测试夹断电压超出所述基准夹断电压范围，则判断所述第二外延层在形成时的温度异常。

可选的，对于所述的测试方法，若所述测试夹断电压大于所述基准夹断电压范围的最大值，则判断所述第二外延层在形成时温度过低。

可选的，对于所述的测试方法，若所述测试夹断电压小于所述基准夹断电压范围的最小值，则判断所述第二外延层在形成时温度过高。

可选的，对于所述的测试方法，若所述测试夹断电压在所述基准夹断电压范围内，则判断所述第二外延层在形成时温度正常。

可选的，对于所述的测试方法，所述利用所述基准单元获得一基准夹断电压包括：

在第一漏极上施加第一电压；

在第一栅极上施加一逐步变换的电压，使得漏极电流达到一基准电流值；此时第一栅极和第一源极之间的电压即为所述基准夹断电压。

可选的，对于所述的测试方法，所述逐步变换的电压为0～-10v，改变量为-0.1v～-0.3v。

可选的，对于所述的测试方法，所述基准电流值为小于等于0.5μa。

可选的，对于所述的测试方法，所述第一衬底和第二衬底皆为p型衬底。

可选的，对于所述的测试方法，所述第一外延层和第二外延层皆为p型外延层。

可选的，对于所述的测试方法，所述第一衬底和第二衬底的掺杂浓度皆大于所述第一外延层和第二外延层的掺杂浓度。

本发明提供的测试方法，在进行测试时，通过基准单元获得一基准夹断电压；通过所述测试单元获得测试夹断电压，依据所述测试夹断电压与所述基准夹断电压的大小判断所述第二外延层在形成时的温度情况。由此，能够直观的检测到外延层在形成时的温度情况，也就能够对其质量有着较佳的把握，从而对有异常的产品及时作出调整，尽可能的避免了探针检测和最终检测良率低的情况发生。

附图说明

图1为本发明中测试结构的示意图；

图2为本发明中测试方法的流程图；

图3为利用本发明中的测试方法进行的实验数据图。

具体实施方式

下面将结合示意图对本发明的测试方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。

在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

如前文所述，目前会采用先在衬底上形成外延层的方式来完成半导体器件(例如cmos等)的制备，这主要是考虑到外延层的电阻率约是28.5ω·cm，这个数值是大于衬底的8-12ω·cm，这意味着在外延层中掺杂离子(例如硼离子)的浓度小于衬底中掺杂离子(例如硼离子)的浓度。也正是由于这一情况，掺杂离子很容易从衬底中扩散进入外延层，这会对器件的质量产生不良影响。

而温度是影响离子扩散的一个重要因素，若在外延层的制备过程中，温度过高，势必导致更多的掺杂离子扩散至外延层中。发明人在长期研究后发现，当掺杂离子扩散进入外延层中后，会在外延层底部与衬底相接触处形成耗尽层，并且耗尽层的范围大小与扩散进入的掺杂离子有着直接的关联，具体是当掺杂离子大量扩散近外延层时，耗尽层扩大，使得载流子通道变小，这种情况下，夹断电压变小；当掺杂离子少量扩散近外延层时，耗尽层变小，使得载流子通道变大，这种情况下，夹断电压变大。因此，能够获悉，在形成外延层时温度过高的情况下，夹断电压变小，在形成外延层时温度过低的情况下，夹断电压变大。那么，通过设置一基准阈值，并对夹断电压进行检测，便可判断出形成外延层时的温度是否符合标准，于是也就能够提前判断出制备的产品是否异常。

本发明中的测试方法，利用如图1所示的测试结构进行测试，所述测试结构包括基准单元10和测试单元20；

所述基准单元10包括

第一衬底11；

位于所述第一衬底11上的第一外延层12；

位于所述第一外延层12中的第一源/漏极13、14，位于所述第一外延层12上所第一述源/漏极13、14之间的第一栅极15；

其中，所述第一衬底11电连接所述第一栅极15，所述第一源极13接地，所述第一漏极14连接一外部电源；

所述测试单元20包括

第二衬底21；

位于所述第二衬底上的第二外延层22；

位于所述第二外延层22中的第二源/漏极23、24，位于所述第二外延层22上所述第二源/漏极23、24之间的第二栅极25。

能够理解的是，所述基准单元10可以是单独制备而成，即对于相同或相似的产品，都能够作为基准(baseline)。例如，可以是已经制得的经过检测确认电性参数优良的产品，然后依据上文描述实现对应的连接。当然，对于不同规格的产品，例如mos器件、二极管器件(diode)、电阻电容器件(rc)等，都可以选择一已经制得的经过检测确认电性参数优良的产品，然后依据上文描述实现对应的连接，以作为基准。

在本发明实施例中，所述第一衬底11和第二衬底21皆为p型衬底，例如掺杂有杂质离子硼。所述第一外延层12和第二外延层22皆为p型外延层，并且所述第一衬底11和第二衬底21的掺杂浓度皆大于所述第一外延层12和第二外延层22的掺杂浓度。

所述第一源/漏极13、14，第一栅极15，第二源/漏极23、24，第二栅极25皆可以按照现有技术制备，本发明对此不进行详述。

并且，对于相同或相似的产品，其制作工艺的设定是相同的，也就避免了由于工艺本身不一致所导致的检测无效。

下面请结合图2，对本发明中利用所述测试结构进行的测试方法加以说明。

如图2所示，所述测试方法包括：

步骤s11，利用所述基准单元获得一基准夹断电压；

步骤s12，测量所述测试单元的测试夹断电压，依据所述测试夹断电压与所述基准夹断电压的大小判断所述第二外延层在形成时的温度情况。

具体的，对于步骤s11，首先在第一漏极14上施加第一电压，可以理解的是，所述第一电压为固定值；此时第一源极13和第一漏极14之间具有电压差，从而被导通，可以侦测到漏极电流。然后在第一栅极15上施加一逐步变换的电压，使得漏极电流达到一基准电流值；此时第一栅极15和第一源极13之间的电压即为所述基准夹断电压。

例如，所述逐步变换的电压可以为0～-10v，改变量为-0.1v～-0.3v，例如为0.2v。所述基准电流值为小于等于0.5μa。请参考图1，在逐渐改变第一栅极15上的电压的情况下，耗尽层16会逐步扩大，从而使得侦测到的漏极电流逐步变小，当达到(或是小于)基准电流时，此时可以认为源漏之间被夹断，而由于所述基准单元10是可以信任的，那么获得的第一栅极15和第一源极13之间的电压作为基准夹断电压也是正确的。

对于步骤s12，请参考图1，针对测试单元20，进行测试夹断电压的检测，这一检测过程为本领域技术人员所熟悉，故不进行详述。

在检测时，会有着耗尽层26的变动，而耗尽层26达到一定宽度时即获得夹断电压，为了确保测试夹断电压与基准夹断电压相同(或近似相同)，耗尽层26是否在第二外延层22制备时已经受到影响就至关重要。

若在制备外延层22时，由于温度异常，如上文所述，会使得第二外延层22中的掺杂浓度发生变化，那么，耗尽层26也就随之变化，不同于正常情况下的耗尽层所应当具有的宽度，在测试时获得的测试夹断电压也就不同于基准夹断电压，由此通过测得的测试夹断电压的情况，就能够判断出在第二外延层22形成时温度是异常的。

能够理解的是，在半导体加工过程中，每个参数都会有着波动，并且在一定的波动范围内是可以接受的，于是，在本发明中可以根据所述基准夹断电压确定一基准夹断电压范围，若所述测试夹断电压超出所述基准夹断电压范围，则判断所述第二外延层在形成时的温度异常。

具体的，若在第二外延层22形成时温度过高，会有着更多的掺杂离子从第二衬底21中扩散进入第二外延层22中，那么耗尽层26起始宽度大，也就更容易被夹断，即测得的测试夹断电压小于所述基准夹断电压(对于设定基准夹断电压范围的情况，则若所述测试夹断电压小于所述基准夹断电压范围的最小值)。由此，通过测得的测试夹断电压小于所述基准夹断电压这一情况，能够判断出在形成第二外延层22时，温度过高。

具体的，若在第二外延层22形成时温度过低，会有着较少的掺杂离子从第二衬底21中扩散进入第二外延层22中，那么耗尽层26起始宽度小，也就更不容易被夹断，即测得的测试夹断电压大于所述基准夹断电压(对于设定基准夹断电压范围的情况，则若所述测试夹断电压大于所述基准夹断电压范围的最大值)。由此，通过测得的测试夹断电压大于所述基准夹断电压这一情况，能够判断出在形成第二外延层22时，温度过低。

可以理解的是，所述第二外延层22在形成时温度正常，那么所述测试夹断电压就会等于(或近似等于)所述基准夹断电压(即所述测试夹断电压在所述基准夹断电压范围内)。

进一步的，为了验证本发明的检测方法，发明人进行了如下检测实验。设置1050℃和1100℃的外延层(厚度相同)形成时的温度，分别进行多次器件的形成，之后检测夹断电压，如图3所示，每个圆点代表一个采样，对这两种温度下，排除正态分布处于(μ-3σ，μ+3σ)区域(μ为期望，也即是均值；σ为标准差std)之外的采样后，发现对于外延层形成时温度高的产品，夹断电压低，即对于形成温度在1050℃的外延层，其所对应的产品的夹断电压的均值为15(标准差std为0.266)，而对于形成温度在1100℃的外延层，其对于的产品的夹断电压的均值为14.6(标准差std为0.321)，并且标准差std皆较小，表明测得的夹断电压的均值可靠。由此证明了本发明检测结构和检测方法的真实性和可靠性。

综上所述，本发明提供的测试方法，利用一测试结构进行测试，所述测试结构包括基准单元和测试单元；所述基准单元包括第一衬底；位于所述第一衬底上的第一外延层；位于所述第一外延层中的第一源/漏极，位于所述第一外延层上所第一述源/漏极之间的第一栅极；其中，所述第一衬底电连接所述第一栅极，所述第一源极接地，所述第一漏极连接一外部电源；所述测试单元包括第二衬底；位于所述第二衬底上的第二外延层；位于所述第二外延层中的第二源/漏极，位于所述第二外延层上所述第二源/漏极之间的第二栅极。在进行测试时，通过基准单元获得一基准夹断电压；通过所述测试单元获得测试夹断电压，依据所述测试夹断电压与所述基准夹断电压的大小判断所述第二外延层在形成时的温度情况。由此，能够直观的检测到外延层在形成时的温度情况，也就能够对其质量有着较佳的把握，从而对有异常的产品及时作出调整，尽可能的避免了探针检测和最终检测良率低的情况发生。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。