1.一种降低低压Trench DMOS的导通电阻的制造方法，所述Trench DMOS器件包括元胞区和终端区，所述终端区围绕在元胞区的周围，所述元胞区包括若干个元胞单元，其特征是，所述元胞单元的制造方法包括步骤：
提供一超重掺杂第一导电类型衬底（1），所述超重掺杂第一导电类型衬底（1）上生长第一导电类型外延层（2），所述超重掺杂第一导电类型衬底（1）的下表面为第一主面（001），所述第一导电类型外延层（2）的上表面为第二主面（002）；
在第二主面（002）上通过刻蚀形成多个阵列型沟槽（4），再通过两次离子注入和退火先后形成多个体区和源区；或者在第二主面（002）上通过两次离子注入和退火先后形成多个体区和源区，再通过刻蚀形成多个阵列型沟槽（4）；
在第二主面（002）上和沟槽（4）内生长氧化层，沟槽（4）内的氧化层形成栅氧化层（5），在栅氧化层（5）形成的槽内淀积充满导电多晶硅，形成栅极（6）；所述体区为第二导电类型体区（7），源区为第一导电类型源区（8），所述第二导电类型体区（7）的注入能量大于90Kev，退火工艺温度不超过1100oC；
在第二主面（002）上淀积绝缘介质层（9），在所述绝缘介质层（9）的表面进行选择性刻蚀，在第二导电类型体区（7）上形成接触孔；
在接触孔内淀积金属，形成源极金属（10），在第一主面（001）上淀积金属层，形成漏极金属（11）。
2.根据权利要求1所述的一种降低低压Trench DMOS的导通电阻的制造方法，其特征是：所述超重掺杂第一导电类型衬底（1）的电阻率不超过1.1 mohm·cm。
3.根据权利要求1所述的一种降低低压Trench DMOS的导通电阻的制造方法，其特征是：整个工艺过程中的工艺温度均不超过1100oC。
4.根据权利要求1所述的一种降低低压Trench DMOS的导通电阻的制造方法，其特征是：所述沟槽（4）位于第二导电类型体区（7）之间，所述第一导电类型源区（8）位于第二导电类型体区（7）内且与沟槽（4）邻接。
5.根据权利要求1所述的一种降低低压Trench DMOS的导通电阻的制造方法，其特征是：所述沟槽（4）的形成过程是，在所述第二主面（002）上淀积一层阻挡层（3），通过常规的光刻、干法刻蚀工艺进行选择性刻蚀，在第一导电类型外延层（2）内形成沟槽（4），然后去掉阻挡层（3）。
6.根据权利要求5所述的一种降低低压Trench DMOS的导通电阻的制造方法，其特征是：所述阻挡层（3）为SIO2阻挡层或SIN/SIO2阻挡层。
7.根据权利要求1所述的一种降低低压Trench DMOS的导通电阻的制造方法，其特征是：所述接触孔的深度大于第一导电类型源区（8）的深度，且小于第二导电类型层体区（7）的深度。
8.根据权利要求1所述的一种降低低压Trench DMOS的导通电阻的制造方法，其特征是：所述源极金属（10）和栅极（6）之间通过绝缘介质层（9）隔离。
9.根据权利要求1所述的一种降低低压Trench DMOS的导通电阻的制造方法，其特征是：所述绝缘介质层（9）为化学气相淀积生成的未掺杂硅玻璃或掺杂硅玻璃。
10.根据权利要求1所述的一种降低低压Trench DMOS的导通电阻的制造方法，其特征是：对于N型Trench DMOS器件，所述第一导电类型为N型导电，所述第二导电类型为P型导电；对于P型Trench DMOS器件，所述第一导电类型为P型导电，所述第二导电类型为N型导电。