技术总结
本发明涉及一种降低低压Trench DMOS导通电阻的制造方法，方法包括，在超重掺杂衬底上生长外延层，在外延层内刻蚀形成沟槽，注入第二导电类型离子并退火，形成体区，注入第一导电类型离子并退火，形成源极，在沟槽内壁生长栅氧化层，在栅氧化层的槽内淀积导电多晶硅，形成栅极，淀积绝缘介质层，刻蚀开孔，在体区上形成接触孔，在接触孔内和超重掺杂衬底背面淀积金属，分别形成源极金属和漏极金属；本发明通过采用超低电阻率的衬底及与超低电阻率衬底相匹配的工艺方法，提高第二导电类型体区的注入能量，同时降低第二导电类型体区的退火温度，可达到降低器件导通电阻的目的，且器件参数更稳定。
技术研发人员：朱袁正;叶鹏;王根毅;周永珍
受保护的技术使用者：无锡新洁能股份有限公司
文档号码：201610880212
技术研发日：2016.10.09
技术公布日：2017.01.04