1.一种8T CIS像素区面积减小的方法，其特征在于包括：
第一步骤：执行制造8T CIS器件的工艺，直到执行完形成栅极氧化物之前的步骤；
第二步骤：在硅衬底表面覆盖一个高介电材料层；
第三步骤：利用光刻及刻蚀处理对高介电材料层进行处理，以留下8T CIS器件中的预定区域的高介电材料层；
第四步骤：执行制造8T CIS器件的后续工艺，从而形成输入输出器件氧化层、核心器件氧化层、电容器高介电材料层和CMOS器件栅极多晶硅。
2.根据权利要求1所述的8T CIS像素区面积减小的方法，其特征在于，高介电材料层的材料为Al2O3、HfO2、ZrO2中的一种或多种。
3.根据权利要求1或2所述的8T CIS像素区面积减小的方法，其特征在于，在第三步骤，留下8T CIS器件中的传感器电容器区域上的高介电材料层。
4.一种8T CIS像素区面积减小的方法，其特征在于包括：
第一步骤：执行制造8T CIS器件的工艺，直到执行完形成栅极氧化物之前的步骤；
第二步骤：在硅衬底上形成输入输出器件氧化层；
第三步骤：在器件结构上覆盖一个高介电材料层；
第四步骤：利用光刻及刻蚀处理对高介电材料层进行处理，以留下8T CIS器件中的预定区域的高介电材料层；
第五步骤：执行制造8T CIS器件的后续工艺，从而形成核心器件氧化层、电容器高介电材料层和CMOS器件栅极多晶硅。
5.根据权利要求4所述的8T CIS像素区面积减小的方法，其特征在于，在第四步骤，留下8T CIS器件中的传感器电容器区域上的高介电材料层。
6.根据权利要求4或5所述的8T CIS像素区面积减小的方法，其特征在于，高介电材料层的材料为Al2O3、HfO2、ZrO2中的一种或多种。
7.一种8T CIS像素区面积减小的方法，其特征在于包括：
第一步骤：执行制造8T CIS器件的工艺，直到执行完形成栅极氧化物之前的步骤；
第二步骤：在硅衬底上形成输入输出器件氧化层和核心器件氧化层；
第三步骤：在器件结构上覆盖一个高介电材料层；
第四步骤：利用光刻及刻蚀处理对高介电材料层进行处理，以留下8T CIS器件中的预定区域的高介电材料层；
第五步骤：执行制造8T CIS器件的后续工艺，从而形成电容器高介电材料层和CMOS器件栅极多晶硅。
8.根据权利要求7所述的8T CIS像素区面积减小的方法，其特征在于，在第四步骤，留下8T CIS器件中的传感器电容器区域上的高介电材料层。
9.根据权利要求7或8所述的8T CIS像素区面积减小的方法，其特征在于，高介电材料层的材料为Al2O3、HfO2、ZrO2中的一种或多种。