像素结构及其制作方法、阵列基板和显示面板的制作方法
【技术领域】
[0001]本发明涉及显示技术领域，尤其涉及一种像素结构及其制作方法、阵列基板和显示面板。
【背景技术】
[0002]针对现有的ADS模式的像素结构中，像素电极和公共电极完全重叠，像素电极和公共电极之间的存储电容较高。
[0003]具体地，参见图1所示的像素结构，其中，在衬底基板11上依次包括公共电极12、绝缘层13、像素电极14，且公共电极12与像素电极14之间重叠区域造成的存储电容较高，从而降低了像素的充电率。
[0004]综上所述，现有技术中的像素结构，像素电极和公共电极之间的存储电容较大，减小了像素的充电率。
【发明内容】
[0005]本发明提供了一种像素结构及其制作方法、阵列基板和显示面板，用以减小像素电极和公共电极之间的存储电容，增大像素的充电率。
[0006]本发明实施例提供了一种像素结构，包括呈矩阵排布的多个像素单元，每一像素单元包括位于衬底基板上异层设置的公共电极和像素电极，所述公共电极和所述像素电极在衬底基板上的投影无重叠区域。
[0007]通过本发明实施例提供的像素结构中，将异层设置的公共电极和像素电极设计成在衬底基板上的投影无重叠区域，从而减小了公共电极和像素电极之间的存储电容，增大像素的充电率。
[0008]较佳地，所述像素电极和公共电极为梳状电极结构，且所述像素电极和公共电极呈插指结构排布。
[0009]较佳地，每一像素单元分为第一显示区域和第二显示区域；
[0010]在第一显示区域中的像素电极和公共电极的梳状电极均沿同一延伸方向排布，在第二显示区域中的像素电极和公共电极的梳状电极均沿同一延伸方向排布；
[0011]在第一显示区域的梳状电极的延伸方向与第二显示区域的梳状电极的延伸方向不同。
[0012]较佳地，各第一显示区域中的梳状电极的延伸方向均相同，各第二显示区域中的梳状电极的延伸方向均相同。
[0013]较佳地，各像素单元中的第一显示区域中的梳状电极与第二显示区域中的梳状电极以该第一显示区域和第二显示区域的交界处为对称轴对称分布。
[0014]较佳地，每相邻两列像素单元中的梳状电极以该两列像素单元之间的空隙为对称轴对称分布。
[0015]较佳地，所述像素结构还包括位于第一显示区域和第二显示区域交界处的第一公共电极线，所述第一公共电极线连接相邻的第一显示区域和第二显示区域中的公共电极。
[0016]较佳地，以每相邻的两列像素单元为一像素单元组，且每一像素单元组中包括的像素单元不同，其中每一像素单元组共用一根数据线，每相邻两组像素单元组之间还包括第二公共电极线，所述第二公共电极线连接相邻的两组像素单元中的公共电极。
[0017]较佳地，所述第二公共电极线与栅线同层设置，且所述第二公共电极线在与所述栅线的交叠区域处，通过过孔连接。
[0018]本发明实施例提供了一种阵列基板，包括本发明实施例提供的像素结构。
[0019]本发明实施例提供了一种显示面板，包括本发明实施例提供的阵列基板。
[0020]本发明实施例提供了一种本发明提供的像素结构的制作方法，该方法包括:
[0021]米用构图工艺在衬底基板上形成公共电极；
[0022]形成像素电极，且所述像素电极与所述公共电极在衬底基板上的投影无重叠区域。
[0023]较佳地，采用构图工艺在衬底基板上形成公共电极，包括:
[0024]采用掩膜版图形通过曝光显影等工艺，形成公共电极，所述公共电极为梳状电极结构。
[0025]较佳地，形成像素电极，且所述像素电极与所述公共电极在衬底基板上的投影无重叠区域，包括:
[0026]采用掩膜版图形通过曝光显影等工艺，形成像素电极，所述像素电极为梳状电极结构，且所述像素电极与所述公共电极呈插指结构排布。
[0027]较佳地，所述掩膜版为半色调掩膜板、灰色调掩膜板或具有狭缝的掩膜板。
[0028]较佳地，在形成公共电极后，且形成像素电极之前，该方法还包括:
[0029]在所述公共电极上形成第一公共电极线。
[0030]较佳地，在形成第一公共电极线的同时，形成第二公共电极线。
【附图说明】
[0031]图1为现有技术提供的一种像素结构的结构示意图；
[0032]图2为本发明实施例提供的一种像素结构的结构示意图；
[0033]图3为本发明实施例提供的一种像素电极和公共电极的结构示意图；
[0034]图4为本发明实施例提供的一种梳状电极的结构示意图；
[0035]图5为本发明实施例提供的一种像素电极和公共电极的排布方向的结构示意图；
[0036]图6为本发明实施例提供的另一种像素电极和公共电极的排布方向的结构示意图；
[0037]图7为本发明实施例提供的第三种像素电极和公共电极的排布方向的结构示意图；
[0038]图8为本发明实施例提供的第四种像素电极和公共电极的排布方向的结构示意图；
[0039]图9为本发明实施例提供的第五种像素电极和公共电极的排布方向的结构示意图；
[0040]图10为本发明实施例提供的另一种像素结构的结构示意图；
[0041]图11为本发明实施例提供的一种像素结构的截面示意图；
[0042]图12为本发明实施例提供的第三种像素结构的结构示意图；
[0043]图13为本发明实施例提供的一种像素结构的制作方法的流程示意图；
[0044]图14为本发明实施例提供的一种像素结构的制作方法得到的结构示意图之一；
[0045]图15为本发明实施例提供的一种像素结构的制作方法得到的结构示意图之二 ；
[0046]图16为本发明实施例提供的一种像素结构的制作方法得到的结构示意图之三；
[0047]图17为本发明实施例提供的一种像素结构的制作方法得到的结构示意图之四；
[0048]图18为本发明实施例提供的一种像素结构的制作方法得到的结构示意图之五。
【具体实施方式】
[0049]为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
[0050]附图中各膜层的厚度和区域的大小形状不反映像素结构和阵列基板各部件的真实比例，目的只是示意说明本
【发明内容】
。
[0051]本发明提供了一种像素结构及其制作方法、阵列基板和显示面板，用以减小像素电极和公共电极之间的存储电容，增大像素的充电率。
[0052]实施例1
[0053]参见图2，本发明实施例提供的一种像素结构，包括呈阵列排布的多个像素单元，每一像素单元包括衬底基板11上异层设置的公共电极21和像素电极22，公共电极21和像素电极22在衬底基板11上的投影无重叠区域。
[0054]其中位于公共电极21和像素电极22之间还包括绝缘层。
[0055]需要说明的是，公共电极和像素电极在衬底基板上的投影无重叠区域，仅是作为较佳的实施例进行描述，当公共电极和像素电极在衬底基板上的投影足够小，且重叠的面积产生的互电容足够小，也