技术总结
本发明提供了一种8T CIS像素区面积减小的方法，包括：第一步骤：执行制造8T CIS器件的工艺，直到执行完形成栅极氧化物之前的步骤；第二步骤：在硅衬底表面覆盖一个高介电材料层；第三步骤：利用光刻及刻蚀处理对高介电材料层进行处理，以留下8T CIS器件中的预定区域的高介电材料层；第四步骤：执行制造8T CIS器件的后续工艺，从而形成输入输出器件氧化层、核心器件氧化层、电容器高介电材料层和CMOS器件栅极多晶硅。
技术研发人员：张武志
受保护的技术使用者：上海华力微电子有限公司
文档号码：201610924711
技术研发日：2016.10.24
技术公布日：2017.01.11