用于设计半导体器件的系统的制作方法

本发明实施例是有关于一种半导体制作工艺，且特别是有关于一种用于设计半导体器件的系统。

背景技术：

在半导体制作工艺中，当半导体器件的单个层中的多个特征被定位成比图案化分辨率容许值(patterning resolution permits)更为靠近时，往往使用多个掩模(mask)来对所述特征进行图案化。将所述半导体器件的所述单个层的所述特征分隔成不同的掩模，以使得每一掩模包括被通过等于或大于图案化分辨率参数的距离所分隔开的多个特征。在某些情形中，利用两个掩模的工艺(process)被叫做双重图案化(double patterning)且利用三个掩模的工艺被叫做三重图案化(triple patterning)。

在设计半导体器件的同时，设计者将以布局图案(layout pattern)来对半导体器件的特征进行布局。这些布局图案包括作为标准单元而存储在单元库(cell library)中的常用结构。单元库是标准单元的数据库，设计者可使用它来高效地将常用结构插进布局图案中、同时避免为每一不同半导体器件的每一结构进行额外的设计工作。

在某些情形中，检查这些标准单元，以基于用于形成半导体器件的单个层的掩模的数目来判断所述标准单元是否是可着色的。如果单元的特征能够被分隔成一定数量的掩模、且每一掩模使所述特征的分隔距离(separation)维持大于或等于所述图案化分辨率参数，则所述单元是可着色的。例如，与双重图案化工艺相容的标准单元被叫做2可着色的(2-colorable)，且与三重图案化工艺相容的标准单元被叫做3可着色的(3-colorable)。

技术实现要素：

本发明的用于设计半导体器件的系统包括非暂时性计算机可读媒体以及处理器。非暂时性计算机可读媒体用于存储指令。处理器耦合至所述非暂时性计算机可读媒体，其中所述处理器用以执行所述指令以：为多个单元中的每一单元的布局建立边界条件，其中所述多个单元中的每一单元具有多个特征，且为所述多个单元中的每一单元的所述布局建立边界条件是基于所述多个特征中的每一特征相对于所述多个单元中的对应单元的单元边界的邻近性(prosimity)；基于用于制造所述半导体器件的层的掩模的数目、对所述多个特征的最小间距要求、以及所述所建立的边界条件来判断所述多个单元中的每一单元的所述布局是否是可着色的；通过使所述多个单元中的第一单元贴靠所述多个单元中的第二单元来形成所述半导体器件的所述层的布局；以及，报告所述半导体器件的所述层的所述布局是可着色的，而不分析所述半导体器件的所述层的所述布局。

附图说明

结合附图阅读以下详细说明，会最好地理解本发明的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。

图1是根据某些实施例的一种设计半导体器件的方法的流程图。

图2是根据某些实施例的一种基于风险因数来判断标准单元是否是可着色的的方法的流程图。

图3是根据某些实施例的标准单元的平面图。

图4A是根据某些实施例的包括两个贴靠的(abutting)标准单元的半导体器件的平面图。

图4B是根据某些实施例的包括两个贴靠的标准单元的半导体器件的平面图。

图5是根据某些实施例的包括锚节点(anchor node)的标准单元的平面图。

图6A是根据某些实施例的图3所示标准单元的冲突图表(conflict graph)的平面图。

图6B是根据某些实施例的图5所示标准单元的冲突图表的平面图。

图7A是根据某些实施例的图3所示经分解标准单元的平面图。

图7B是根据某些实施例的图5所示经分解标准单元的平面图。

图8是根据某些实施例的用于设计半导体器件的系统的示意图。

[符号说明]

100、200：方法

110、120、120a、120b、130、140、210、220、230、240、250：操作

300：经分解的标准单元/标准单元

310：单元边界

320a、320b：敏感区

330、330a、330b、330c、330d、330e、330f、330g、330h、330i：特征

340：链

350：阈值线

400、400’：半导体器件

410a、410a’、410b、410b’：标准单元/单元

420a、420a’、420b、420b’：敏感区

430：链

500：标准单元

510：锚节点

600、600’：冲突图表

800：系统

802：硬件处理器/处理器

804：非暂时性计算机可读存储媒体/计算机可读存储媒体/存储媒体/计算机可读媒体

806：计算机程序码

807：指令

808：总线

810：I/O接口

812：网络接口

814：网络

816：掩模数目参数

818：G0间距参数

820：冲突规则检查参数

822：单元库参数

a：量

具体实施方式

以下公开内容提供用于实施所提供主题的不同特征的许多不同的实施例或实例。以下阐述组件及排列的具体实例以简化本公开内容。当然，这些仅为实例且不旨在进行限制。例如，以下说明中将第一特征形成在第二特征“之上”或第二特征“上”可包括其中第一特征及第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特征、进而使得所述第一特征与所述第二特征可能不直接接触的实施例。另外，本公开内容可能在各种实例中重复参考编号及/或字母。这种重复是出于简洁及清晰的目的，而不是自身表示所论述的各种实施例及/或配置之间的关系。

此外，为易于说明，本文中可能使用例如“之下(beneath)”、“下面(below)”、“下部的(lower)”、“上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示出的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括器件在使用或操作中的不同取向。装置可具有其他取向(旋转90度或处于其他取向)且本文中所用的空间相对性描述语可同样相应地进行解释。

图1是根据某些实施例的一种设计半导体器件的方法100的流程图。在操作110中，设计单个单元。在操作120期间分析此单个单元，以判断所述单个单元当包含于半导体器件中时是否将是n可着色的(n-colorable)，其中n是用于制作所述半导体器件的层的掩模的数目。在方法100中，操作120包括两个子操作。在操作120a中，在所述单个单元内建立边界条件。在操作120b中，分析具有边界条件的单个单元，以判断所述单个单元内的特征是否存在n图案化冲突(n-patterning conflict)。如果确定具有边界条件的单个单元没有n图案化的冲突(conflict for n-patterning)，则方法100进行至操作130。在操作130中，使用多个单个单元来设计所述半导体器件。这些单个单元中的至少两个单个单元彼此贴靠(abut)，以使得所述单个单元中的每一者的单元边界彼此接触。在操作130后，在操作140中确定半导体器件的布局为n可着色的，而不对n图案化冲突进行附加的中间分析(intervening analysis)。如果确定具有边界条件的单个单元包括n图案化的冲突，则方法100从操作120返回至操作110，以修改所述单个单元的布局。

通过在操作130之后避免对n图案化冲突进行分析，方法100会提高设计所述半导体器件的效率。在缺少在方法100的操作120a中引入的边界条件建立的方法中，在设计半导体器件的整个层之后使用附加的n图案化分析。这样一来，会为所述半导体器件的整个层创建更大且更复杂的冲突图表。冲突图表是半导体器件在与所述设计中的其他特征相距G0间距距离内定位的特征的可视化表示形式。所述特征被绘示为节点，所述节点通过链(link)连接至处于G0间距内的其他特征以制造半导体器件。冲突图表用于帮助进行所述n图案化冲突分析。随着包含在冲突图表中的特征的数目增加且随着处于所述冲突图表内的链的数目增加，对布局的分析及修改变得更复杂且更耗时。在某些情形中，对半导体器件的整个层的这种n图案化分析将识别(identify)位于贴靠半导体器件布局中的单元的单元边界附近的多个特征之间的冲突。通过在操作120a中引入边界条件，方法100能够在操作130后跳过额外的n图案化分析，这使得设计半导体器件的效率提高。

在操作110中，设计具有预定功能的单个单元并产生所述单个单元的布局。分析所述单个单元的布局，以判断所述单元的特征是否是n可着色的。可着色的(colorable)是指单元的特征被指派至在形成述半导体器件中的层时所使用的n个掩模的能力。在所述布局内将被指派至同一掩模的特征标记为具有同一颜色，以帮助设计者创建所述单元。通过至少最小间距要求G0来分隔具有同一颜色的特征，以提高半导体器件的制造工艺的精度(precision)。

在某些实施例中，在操作110中设计多个单元。在某些实施例中，在操作110中设计的每一单元均具有不同的功能。在某些实施例中，在操作110中设计的至少一个单元具有与在操作110中设计的至少另一单元相同的功能，但具有不同的布局。在某些实施例中，所设计单元被存储在单元库中以便设计者随后使用。

在某些实施例中，之前设计的单元在操作110中被导入至方法100中。在某些实施例中，之前设计的单元是从单元库导入的。在某些实施例中，所述单元库被设计用于在单元的特征之间具有不同G0间距的不同制造工艺。

在操作120中，分析来自操作110的一个或多个单元，以判断在半导体器件中所述一个或多个单元是否是n可着色的。在操作110中的所述一个或多个单元的设计期间，在某些实施例中使所述单元经历n图案化分析。操作120在所述单元的单元边界附近引入(introduce)边界条件，以避免对所述半导体器件的整个层进行附加的n图案化分析。

在操作120a中，基于以下风险引入边界条件：在所述半导体器件的所述层的设计后，所述单元的边界附近的特征位于贴靠单元中的特征的G0间距内。基于用于形成所述半导体器件的所述层的工艺的G0间距在所述单元内定义敏感区(sensitive region)。所述敏感区用于定义与所述敏感区接触(contact)或重叠(overlap)的特征的风险因数。在某些实施例中，所述风险因数是基于所述特征与所述敏感区之间的重叠量来确定。

在操作120b中，对包含边界条件的单元实行n图案化冲突分析。所述n图案化冲突分析用于减小以下风险：在所述半导体器件的所述层形成后，与所述单元中的敏感区重叠的特征将处于贴靠单元中的特征的G0间距内。

如果操作120b确定所述单元不是n可着色的，则方法100返回至操作110并修改所述单元。在某些实施例中，所述单元是基于来自设计者的指令进行修改。在某些实施例中，所述单元被修改成改变所述单元中的至少一个特征相对于单元边界的地点。在某些实施例中，所述单元被修改成改变所述单元中的至少一个特征相对于所述单元中的另一特征的地点。

如果操作120b确定所述单元是n可着色的，则方法100进行至操作130。

在操作130中，通过将不同单元连接于一起以实行所述半导体器件的所需功能来设计所述半导体器件的层。所述半导体器件的所述层的至少一个单元贴靠所述半导体器件的所述层的另一单元。在某些实施例中，各个贴靠单元被选择成实行不同的功能。在某些实施例中，各个贴靠单元被选择成实行同一功能。在某些实施例中，各个贴靠单元具有同一布局。在某些实施例中，所述贴靠单元中的一者具有与所述贴靠单元中的另一者不同的布局。在某些实施例中，一个单元贴靠多于一个其他单元。

在操作140中，报告所述半导体器件的所述层的布局是n可着色的。在某些实施例中，将所述半导体器件的所述层的所述布局输出至设计者。在某些实施例中，使用所述半导体器件的所述层的所述布局来产生指令，所述指令用于创建用于形成所述半导体器件的所述层的掩模。

图2是根据某些实施例的一种基于风险因数来判断标准单元是否是可着色的方法200的流程图。在操作210中，确定单个单元中的每一特征的风险因数。所述风险因数是以下风险的量度：在所述半导体器件的层的设计后，所述特征处于贴靠单元中的特征的G0间距内。在操作220中，基于所述风险因数将锚节点插进所述单元的冲突图表中。锚节点是虚拟节点，其模拟所述贴靠单元的特征处于所分析单元中的特征的G0间距内的可能性。在操作230中，确定处于包括锚节点的冲突图表内的节点的链的数目。在操作240中，移除链的数目小于n的节点，n是用于制造所述半导体器件的所述层的掩模的数目。迭代地(iteratively)实行操作240直至操作240的迭代(iteration)移除零个节点为止。锚节点被定义为链的数目等于n，以在操作240期间防止锚节点被移除。操作240产生经分解的(decomposed)冲突图表。之所以称所述冲突图表为“经分解的”，是因为节点在操作240期间被移除。在操作250期间，分析所述经分解的冲突图表，以判断所述经分解的冲突图表是否是n可着色的。

在操作210中，基于所述特征相对于敏感区的位置来确定所述单元中的每一特征的风险因数。在某些实施例中，所述敏感区等于用于制造所述半导体器件的所述层的工艺的G0间距的一半。两个贴靠单元各自具有等于G0间距的一半的敏感区会使得所述贴靠单元的组合敏感区等于G0间距。在某些实施例中，所述敏感区等于或大于G0间距的一半，以减小以下风险：因制造变化(manufacturing variations)而形成特征靠得过近的半导体器件。在某些实施例中，所述敏感区小于不具有高的特征集中度(concentration of features)的单元的G0间距的一半。

所述敏感区邻近所述单元边界在整个所述单元周围延伸。在某些实施例中，所述敏感区的宽度在所述单元的周边周围是恒定的。在某些实施例中，所述敏感区的宽度基于所述单元内的特征集中度或用于形成所述半导体器件的所述层的制造工艺而在所述单元内变化。

所述敏感区充当用于确定风险因数的参考点。例如，不与所述敏感区接触或重叠的特征在某些实施例中具有为零的风险因数。接触所述敏感区的边缘、但不与所述敏感区重叠的特征在某些实施例中具有为一的风险因数。与所述敏感区重叠的特征具有介于二至n范围的风险因数，其中n是用于形成所述半导体器件的所述层的掩模的数目。

基于重叠量来确定与所述敏感区重叠的特征的风险因数。在某些实施例中，用于确定风险因数的阈值在所述敏感区内均匀地分布。在某些实施例中，用于确定所述风险因数的阈值在所述敏感区内不均匀地分布。例如，在三重图案化工艺中(即，n＝3)，为二的风险因数与为三的风险因数之间的阈值在某些实施例中是所述敏感区的中心线。在某些实施例中，为二的风险因数与为三的风险因数之间的阈值从所述敏感区的中心线发生位移。对于用于确定所述重叠特征中每一重叠特征的风险因数的阈值的放置而言所要考虑的因素包括G0间距、所述单元内的特征的集中度、以及所述半导体器件的总体大小。随着G0间距增加，所述风险因数的阈值在某些实施例中移动得更远离所述单元边界。随着所述单元内的特征的集中度增加，所述风险因数的阈值在某些实施例中移动得更远离单元边界。随着所述半导体器件的总体大小增加，所述风险因数的阈值在某些实施例中移动得更靠近所述单元边界。

在操作220中，基于所述风险因数将锚节点插进所述单元的冲突图表中。如以上所述，所述冲突图表包括所述单元中的各特征中被定位成与所述单元的另一特征相距G0间距内的每一特征的节点、及位于彼此相距G0间距内的特征之间的链。添加所述锚节点来增加与所述单元的节点连接的链的数目。附接至所述冲突图表的每一节点的锚节点的数目等于此特征的风险因数。例如，具有为零的风险因数的特征的节点未添加有锚节点，而具有为三的风险因数的特征的节点添加有三个锚节点。所述锚节点为不表示实际特征的虚拟节点，但存在特征位于与和锚节点连接的对应特征相距G0间距内的可能性。

在操作230中，为包括所述锚节点的冲突图表确定所述冲突图表的每一节点的链的数目。在所述冲突图表内的节点的所述数目的链中包含与锚节点链接的链。然而，在某些实施例中，不确定每一锚节点的链的数目。

在操作240中，以迭代的方式从所述冲突图表移除节点，此节点所具有的链的数目比用于形成所述半导体器件的所述层的掩模的数目低。在某些实施例中，操作240被叫做冲突图表的分解。美国申请第13/955,780号(美国专利授予前公开案第2015/0040083)中提供对冲突图表的分解过程的详细说明，所述美国申请的全文并入本文供参考。

操作240的迭代性质意味着随着节点在操作240的第一迭代期间被移除，链接至所移除节点的节点的链的数目也减少。这样一来，由于链接至所述节点的链的数目随着更多的节点被移除而减少，因此在操作240的后续迭代期间可移除附加的节点。

进行操作240直至所有其余节点的链的数目均至少等于用于形成所述半导体器件的所述层的掩模的数目为止；或直至所有节点被从所述冲突图表移除为止。如果操作240使得所有节点被从所述冲突图表移除，则确定所述单元是n可着色的。如果操作240未能移除所述冲突图表的所有节点，则方法200进行至操作250。

在操作250中，分析所述经分解冲突图表，以判断所述经分解冲突图表是否是n可着色的。在某些实施例中，所述分析是基于规则的分析。在某些实施例中，所述分析是基于试探(heuristic-based)的分析。在某些实施例中，所述分析是由设计者手动实行。

基于规则的分析的实例包括将附接至节点的链的数目与其中将所述节点作为一部分的回路(loop)的数目进行比较。在某些实施例中，基于规则的分析也考虑到其中将节点作为一部分的奇数回路(odd loop)的数目。奇数回路是冲突图表内包括奇数数目的节点的回路。基于规则的分析的具体实例是：如果链的数目等于回路的数目，则确定节点不是可着色的，除非与所述节点相关联的奇数回路的数目小于或等于一、或者所述节点是轮图表(wheel graph)的矩心(centroid)，在所述轮图表中，所述节点被奇数数目的节点围绕。美国专利第9,122,838号中提供对经分解的冲突图表的可着色性的基于规则的分析的实例的详细说明，所述美国专利的全文并入本文供参考。

基于试探的分析的实例是将特征的排列与之前所分析的特征的排列进行比较。在某些实施例中，基于试探的分析着重于在判断所述冲突图表是否是n可着色的时具有最多数目的链的节点。

手动分析的实例是由设计者进行试错分析(trial and error analysis)。设计者对节点指派颜色并接着判断颜色是否能够被指派至所述经分解的冲突图表的其余节点，而不使任何邻近的节点具有同一颜色。

在某些实施例中，G0间距对于所述半导体器件的每一层均保持恒定。在某些实施例中，半导体器件的至少一个层包含与所述半导体器件的另一层不同的G0间距。在某些实施例中，用于形成所述半导体器件的每一层的掩模的数目对于半导体器件的每一层均是恒定的。通过基于G0间距的变化调整所述单元的敏感区的宽度，方法100及方法200能够与所述半导体器件内的不同层的不同G0间距一起使用。

在某些实施例中，利用与半导体器件的至少另一层不同的数目的掩模来形成所述半导体器件的至少一个层。通过在所述方法内调整n的值，方法100及方法200能够与用于形成半导体器件的层的不同数目的掩模一起使用。

图3至图7B用于提供方法100或方法200在某些实施例中的实施形式的实例。针对三重图案化(即，n等于三)来论述图3至图7B。然而，所属领域中的普通技术人员将认识到，针对图3至图7B所论述的信息适用于更高层级的图案化工艺(例如，n等于或大于四)。

图3是根据某些实施例的标准单元300的平面图。在某些实施例中，标准单元300被存储在单元库中。在某些实施例中，标准单元300是由设计者创建。在某些实施例中，标准单元300是存储在单元库中的单元的修改型式(modified version)。标准单元300包括定义所述标准单元的周边的单元边界310。标准单元300还包括两个敏感区320a及320b。标准单元300仅绘示沿所述标准单元的水平侧的敏感区。然而，所属领域中的普通技术人员将认识到，所述标准单元在某些实施例中包括沿所述标准单元的垂直侧的敏感区。特征330a至330i(统称为特征330)对应于标准单元300的用于使所述标准单元具有功能性的元件。链340对被定位成彼此相距G0间距的特征330进行连接。敏感区320b包括阈值线350，阈值线350用于确定与敏感区320b重叠的特征330的风险因数。

单元边界310定义标准单元300的外周边。单元边界310确定位于贴靠单元中的特征能够被定位成多么靠近特征330。

敏感区320a及320b在单元边界310内沿标准单元300的水平侧定位。敏感区320a及320b用于识别贴靠单元中的特征与标准单元300内的特征330相距G0间距内的风险。在某些实施例中，标准单元300还在沿单元边界310内侧的垂直侧处包括敏感区。

在某些实施例中，敏感区320a的宽度等于敏感区320b的宽度。在某些实施例中，敏感区320a的宽度不同于敏感区320b的宽度。在某些实施例中，敏感区320a或敏感区320b中的至少一者具有与G0间距的一半相等的宽度。在某些实施例中，敏感区320a或敏感区320b中的至少一者具有与G0间距的一半不同的宽度。

特征330表示标准单元300内用于实施所述标准单元的功能的元件。为简洁起见，特征330被绘示成矩形形状。在某些实施例中，特征330包括非矩形形状，例如椭圆形状、多边形形状、曲线形状、自由形式的形状、或其他适合的形状。在某些实施例中，特征330包括内连结构、触点结构、栅极结构、或其他适合的结构。

链340对被定位成彼此相距G0间距内的特征330进行连接。通过链340连接的特征330不能够利用同一掩模可靠地制造。例如，不能利用同一掩模作为特征330c来制造特征330a，如由连接这两个特征的链340所表示。

特征330中的每一者的风险因数由从特征的端部(end)向单元边界310延伸的虚线表示。端部(end)与敏感区320a或320b间隔开的特征330相对于标准单元300中的对应边缘具有为零的风险因数。由于没有特征330与敏感区320a接触或重叠，因此所有特征330相对于标准单元300的顶部边缘具有为零的风险因数。

阈值线350定位在敏感区320b的中心。在某些实施例中，阈值线350被定位成与敏感区320b的中心相比更靠近单元边界310。在某些实施例中，阈值线350与敏感区320b的中心相比更远离单元边界310。阈值线350的地点是基于以下来确定：G0间距、用于形成标准单元300的掩模的数目、或包括标准单元300的半导体器件的总体大小。

与敏感区320b重叠但不超过阈值线350的特征具有为二的风险因数。与敏感区320b重叠且超过阈值线350的特征具有为三的风险因数。在某些实施例中，接触阈值线350但不超过所述阈值线的特征具有为二的风险因数。在某些实施例中，接触阈值线350但不超过所述阈值线的特征具有为三的风险因数。

特征330b、特征330e、及特征330h接触敏感区320b，但不与敏感区320b重叠。因此，特征330b、特征330e、及特征330h相对于标准单元300的底部边缘具有为一的风险因数。特征330c与敏感区320b重叠，因此，特征330c相对于标准单元300的底部边缘具有为二或三(对于三重图案化工艺来说)的风险因数。由于特征330c超过阈值线350，因此特征330c具有为三的风险因数。特征330f与敏感区320b重叠且接触阈值线350。特征330f在标准单元300中具有为三的风险因数。在某些实施例中，如上所述，特征330f具有为二的风险因数。特征330i与敏感区320b重叠，但不超过阈值线350。特征330i具有为二的风险因数。

图4A是根据某些实施例的包括两个贴靠的标准单元410a及410b的半导体器件400的平面图。单元410a包括与单元410b的敏感区420b贴靠的敏感区420。单元410a及410b的特征与敏感区420a及420b重叠。单元410a的特征与单元410b的特征之间的链430表示：无论单元410a或单元410b是否分别是n可着色的，单元410a及410b的贴靠表面附近的特征的地点都会对半导体器件是否是n可着色的产生影响。

敏感区420a及420b的组合宽度等于G0间距。在某些实施例中，敏感区420a的宽度等于敏感区420b的宽度。在某些实施例中，敏感区420a的宽度不同于敏感区420b的宽度。敏感区420a的宽度及敏感区420b的宽度是基于由用于形成单元410a及410b的特征的制造工艺所定义的最小分隔距离来确定。

方法100及方法200基于对分别包含边界条件的单元410a及单元410b进行分析来帮助确保半导体器件400是n可着色的。

图4B是根据某些实施例的包括两个贴靠的标准单元410a’及410’的半导体器件400’的平面图。单元410a’包括与单元410b’的敏感区420b’贴靠的敏感区420a’。单元410a’及410b’的特征不与敏感区420a’及420b’重叠。半导体器件400’中缺少链表示单元410a’及410b’的贴靠表面附近的特征的地点不会对半导体器件是否是n可着色的产生影响。

敏感区420a’及420b’的组合宽度小于G0间距。半导体器件400’所包括的敏感区420a’及420b’的宽度分别为G0间距减去量a。在某些实施例中，敏感区420a’的宽度不同于敏感区420b’的宽度。敏感区420a’及420b’的组合宽度小于G0间距，原因是用于形成半导体器件400’的制造工艺具有比用于形成半导体器件400的制造工艺小的最小分隔距离。

在某些实施例中，半导体器件的第一层的制造工艺不同于所述半导体器件的第二层的制造工艺。例如，在某些实施例中，第一层的制造工艺相似于半导体器件400，其中敏感区420a及420b的组合宽度等于G0间距，且第二层的制造工艺相似于半导体器件400’，其中敏感区420a’及420b’的组合宽度小于G0间距。

图5是根据某些实施例的包括锚节点510的标准单元500的平面图。标准单元500具有与标准单元300相同的结构，且另外包括锚节点510。图5包括标准单元500的一部分的放大图，以使包含于所述标准单元中的锚节点510清晰化。标准单元500的附加特征也基于风险因数而链接至锚节点510；然而，为清晰起见，图5中仅包括链接至特征330f、330h、及330i的锚节点510。

如上所述，特征330f具有为三的风险因数。特征330f的所述风险因数使得特征330f链接有三个锚节点510。特征330h具有为一的风险因数，因此特征330h链接有一个锚节点510。特征330i具有为二的风险因数，因此特征330i链接有两个锚节点510。如上所述，锚节点510是虚拟节点，所述虚拟节点用于分解标准单元500的冲突图表以判断标准单元500是否是n可着色的。

图6A是根据某些实施例的标准单元300(图3)的冲突图表600的平面图。冲突图表600包括对应于标准单元300的每一特征330的节点。冲突图表600的各节点通过与标准单元300的链340对应的链进行连接。

图6B是根据某些实施例的标准单元500(图5)的冲突图表600’的平面图。冲突图表600’包括对应于标准单元500的每一特征330的节点。另外，冲突图表600’包括锚节点510，锚节点510基于与每一特征相关联的风险因数链接至各特征330。冲突图表600’的节点通过与标准单元500的链340对应的链进行连接。

锚节点510所包括的连接至特征330b的链的数目从冲突图表600中的一增加到冲突图表600’中的二。相似地，连接至特征330c的链的数目从冲突图表600中的四增加到冲突图表600’中的七。链的数目增加的另一实例是特征330i，特征330i具有的链的数目从冲突图表600中的一增加到冲突图表600’中的三。作为特征330i的链的数目增加的结果，将不在三重图案化工艺(例如，n等于三的操作240(图2))的冲突图表600’的分解期间移除特征330i。然而，对于冲突图表600的分解来说，将在三重图案化工艺的分解期间移除特征330i。

图7A是根据某些实施例的经分解标准单元300的平面图。对不包括锚节点的标准单元300进行分解会使得所有特征被移除。在标准单元300的实例中，对于三重图案化工艺来说，特征330a、330b、330d、330e、330g、330h、及330i在分解过程的第一次迭代中便被移除，原因是这些特征的链的数目小于三。通过在所述分解过程的第一次迭代中移除所述特征，特征330c及330f的链的数目从四减小到零。因此，在分解过程的第二次迭代中，特征330c及330f被移除。结果是所有特征被移除且标准单元300被确定为3可着色的。然而，当标准单元300包含于半导体器件(例如，半导体器件400(图4A))中时，标准单元300的特征330有处于贴靠单元中各元件的最小间距内的风险。

图7B是根据某些实施例的经分解的标准单元500的平面图。对包括锚节点510的标准单元500进行分解会使得标准单元500的特征330中的仅某些特征330被移除。对标准单元500实行的三重图案化工艺的分解的第一次迭代会移除特征330a、330b、330d、及330g，原因是这些特征具有小于三个链。在从标准单元500移除这些特征后，所有其余特征具有三个或更多个链，因此分解的后续迭代不会再移除其他特征。

在标准单元500的分解后，对其余特征(即，特征330c、330e、330f、330h、及330i)进行分析，以判断这些特征是否是3可着色的。其余特征是如以上针对操作250(图2)所论述般进行分析。

通过使标准单元500中包括锚节点510，标准单元500能够用于半导体器件中，而无需进行判断所述半导体器件是否是可着色的这一额外处理步骤，原因是锚节点会虑及各贴靠单元的特征之间的链的风险。这样一来，与未能虑及个别单元的边界条件的半导体设计工艺相比，虑及个别单元内的边界条件的半导体设计工艺的修改数目及复杂性减小。

图8是根据某些实施例的用于设计半导体器件的系统800的示意图。系统800包括硬件处理器802及编码(即，存储)有计算机程序码806(即，一组可执行的指令)的非暂时性计算机可读存储媒体804。计算机可读存储媒体804还编码有指令807，指令807用于与产生存储阵列的制造机器进行接口。处理器802通过总线808电耦合(electrically coupled)至计算机可读存储媒体804。处理器802还通过总线808电耦合至I/O接口(interface)810。网络接口812也通过总线808电连接至处理器802。网络接口812连接至网络814，因此处理器802及计算机可读存储媒体804能够通过网络814连接至外部元件。处理器802用以执行在计算机可读存储媒体804中编码的计算机程序码806，以使得系统800能够用于实行如在方法100或方法200中阐述的操作的一部分或全部。

在某些实施例中，处理器802是中央处理器(central processing unit，CPU)、多处理器(multi-processor)、分布式处理系统(distributed processing system)、应用专用集成电路(application specific integrated circuit，ASIC)、及/或适合的处理单元。

在某些实施例中，计算机可读存储媒体804是电子的、磁性的、光学的、电磁的、红外的、及/或半导体系统(或者装置或器件)。例如，计算机可读存储媒体804包括半导体或固态存储器、磁带、可换式计算机磁盘、随机存取存储器(random access memory，RAM)、只读存储器(read-only memory，ROM)、刚性磁盘、及/或光盘。在利用光盘的某些实施例中，计算机可读存储媒体804包括只读光盘存储器(compact disk-read only memory，CD-ROM)、光盘读取/写入(compact disk-read/write，CD-R/W)、及/或数字视频光盘(digital video disc，DVD)。

在某些实施例中，存储媒体804存储用以使系统800实行方法100或方法200的计算机程序码806。在某些实施例中，存储媒体804还存储实行方法100或200所需的信息及在实行方法100或200期间产生的信息，例如掩模数目参数816、G0间距参数818、冲突规则检查参数820、单元库参数822、及/或用于实行方法100或200的操作的一组可执行指令。

在某些实施例中，存储媒体804存储用于与制造机器进行接口的指令807。指令807使得处理器802能够产生所述制造机器可读的制造指令，以在制造工艺期间有效地实施方法100或方法200。

系统800包括I/O接口810。I/O接口810耦合至外部电路系统。在某些实施例中，I/O接口810包括用于向处理器802传达信息及命令的键盘、小键盘、鼠标、轨迹球(trackball)、轨迹板(trackpad)、及/或光标方向键。

系统800还包括耦合至处理器802的网络接口812。网络接口812使得系统800能够与连接有一个或多个其他计算机系统的网络814通信。网络接口812包括：无线网络接口，例如蓝牙(BLUETOOTH)、WIFI、WIMAX、GPRS、或WCDMA；或有线网络接口，例如以太网(ETHERNET)、USB、或IEEE-1394。在某些实施例中，方法100或200是在两个或更多个系统800中实施，且例如掩模的数目、G0间距、冲突检查规则、及单元库等信息通过网络814在不同的系统800之间进行交换。

系统800用以通过I/O接口810或网络接口812来接收与掩模的数目相关的信息。所述信息通过总线808传输至处理器802，以确定用于产生半导体器件的层的掩模的数目。所述掩模的数目被接着存储在计算机可读媒体804中作为掩模数目参数816。系统800用以通过I/O接口810或网络接口812来接收与G0间距相关的信息。所述信息被存储在计算机可读媒体804中作为G0间距参数818。系统800用以通过I/O接口810或网络接口812来接收与冲突规则检查相关的信息。所述信息被存储在计算机可读媒体804中作为冲突规则检查参数820。系统800用以通过I/O接口810或网络接口812来接收与单元库相关的信息。所述信息被存储在计算机可读媒体804中作为单元库参数822。

本说明的一个方面涉及一种设计半导体器件的方法。所述方法包括：为多个单元中的每一单元的布局建立边界条件，其中所述多个单元中的每一单元具有多个特征，且为所述多个单元中的每一单元的所述布局建立边界条件是基于所述多个特征中的每一特征相对于所述多个单元中的对应单元的单元边界的邻近性。所述方法进一步包括基于用于制造所述半导体器件的层的掩模的数目、对所述多个特征的最小间距要求、以及所述所建立的边界条件来判断所述多个单元中的每一单元的所述布局是否是可着色的。所述方法进一步包括通过使所述多个单元中的第一单元贴靠所述多个单元中的第二单元来形成所述半导体器件的所述层的布局。所述方法进一步包括报告所述半导体器件的所述层的所述布局是可着色的，而不分析所述半导体器件的所述层的所述布局。

在一些实施例中，所述建立所述边界条件包括确定所述多个特征中的每一特征的风险因数。

在一些实施例中，确定所述风险因数包括确定所述多个特征中的每一特征的端部相对于所述多个单元中的对应单元的敏感区的位置。

在一些实施例中，建立所述边界条件包括基于所述所确定的风险因数将锚节点链接至所述多个特征中的每一特征。

在一些实施例中，判断所述多个单元中的每一单元的所述布局是否是可着色的包括产生冲突图表，所述冲突图表包括与所述多个特征对应的节点及所述锚节点。

在一些实施例中，判断所述多个单元中的每一单元的所述布局是否是可着色的包括基于用于制造所述半导体器件的所述层的掩模的数目来分解所述冲突图表。

在一些实施例中，判断所述多个单元中的每一单元的所述布局是否是可着色的包括利用基于规则的分析或基于试探的分析来分析所述经分解的冲突图表。

在一些实施例中，所述方法进一步包括如果确定所述单元是不可着色的，则修改所述多个单元中的单元。

在一些实施例中，所述方法进一步包括从单元库接收所述多个单元。

在一些实施例中，建立所述边界条件包括在所述多个单元中的对应单元的敏感区中定义至少一条阈值线，并基于所述多个特征中的每一特征的端部相对于所述至少一条阈值线的地点来确定所述多个特征中的每一特征的风险因数。

在一些实施例中，定义至少一条阈值线包括：如果用于制造所述半导体器件的所述层的所述掩模的数目大于三，则在所述多个单元中的所述对应单元的所述敏感区中定义多条阈值线。

在一些实施例中，建立所述边界条件包括邻近所述多个单元中的每一单元的第一边缘来定义第一敏感区。

在一些实施例中，在所述多个单元中的每一单元中定义所述第一敏感区包括定义具有与最小间距要求的一半相等的宽度的所述第一敏感区。

在一些实施例中，在所述多个单元中的每一单元中定义所述第一敏感区包括定义具有与最小间距要求的一半不同的宽度的所述第一敏感区。

在一些实施例中，建立所述边界条件包括邻近所述多个单元中的每一单元的第二边缘来定义第二敏感区，且所述第二敏感区具有与所述第一敏感区的宽度不同的宽度。

本说明的另一方面涉及一种用于设计半导体器件的系统。所述系统包括：非暂时性计算机可读媒体，用于存储指令；以及处理器，连接至所述非暂时性计算机可读媒体。所述处理器用以执行用于为多个单元中的每一单元的布局建立边界条件的指令，其中所述多个单元中的每一单元具有多个特征，且为所述多个单元中的每一单元的所述布局建立边界条件是基于所述多个特征中的每一特征相对于所述多个单元中的对应单元的单元边界的邻近性。所述处理器进一步用以基于用于制造所述半导体器件的层的掩模的数目、对所述多个特征的最小间距要求、以及所述所建立的边界条件来执行用于判断所述多个单元中的每一单元的所述布局是否是可着色的指令。所述处理器进一步用以通过使所述多个单元中的第一单元贴靠所述多个单元中的第二单元来执行用于形成所述半导体器件的所述层的布局的指令。所述处理器进一步用以执行用于报告所述半导体器件的所述层的所述布局是可着色的指令，而不分析所述半导体器件的所述层的所述布局。

在一些实施例中，所述处理器进一步用以从单元库检索所述多个单元。

在一些实施例中，所述处理器进一步用以通过基于所述多个特征中的每一特征的端部相对于所述多个单元中的对应单元的敏感区的位置确定所述多个特征中的每一特征的风险因数来建立所述边界条件。

本说明的又一方面涉及一种用于半导体器件的标准单元。所述标准单元包括用于实行所述标准单元的功能性的多个特征。所述标准单元进一步包括邻近所述标准单元的第一边缘的第一敏感区。所述标准单元进一步包括链接至所述多个特征中的对应特征的锚节点，其中链接至所述对应特征中的每一特征的锚节点的数目是基于所述对应特征中的每一特征的端部相对于所述第一敏感区的位置。

在一些实施例中，所述标准单元进一步包括与所述标准单元的第二边缘邻近的第二敏感区，其中所述第二敏感区的宽度不同于所述第一敏感区的宽度。

以上概述了若干实施例的特征，以使所属领域中的技术人员可更好地理解本发明的各个方面。所属领域中的技术人员应知，他们可容易地使用本发明作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的及/或实现与本文中所介绍的实施例相同的优点。所属领域中的技术人员还应认识到，这些等效构造并不背离本发明的精神及范围，而且他们可在不背离本发明的精神及范围的条件下对其作出各种改变、代替、及变更。