氧化物TFT、其制造方法、使用其的显示面板和显示装置与流程

相关申请的交叉引用

本申请要求2016年6月30日提交的大韩民国专利申请第10-2016-0083097号的权益，其通过引用合并到本文中，就好像在本文中阐述一样。

本发明涉及共平面(coplanar)型氧化物薄膜晶体管(tft)、其制造方法以及使用其的显示面板和显示装置。

背景技术：

平板显示(fpd)装置应用于各种电子装置，例如便携式电话、平板个人计算机(pc)、笔记本计算机、监视器等。fpd装置的示例包括液晶显示器(lcd)、等离子体显示面板(pdp)装置、有机发光显示装置等。近来，电泳显示(epd)装置正被广泛使用作为一种类型的fpd装置。

在fpd装置中，lcd装置通过使用液晶来显示图像，并且有机发光显示装置使用自发光的自发光装置。

构成显示装置的显示面板包括用于显示图像的多个开关元件。开关元件可以配置有薄膜晶体管(tft)。每个tft可以由非晶硅(a-si)、多晶硅或氧化物形成。由氧化物形成的tft被称为氧化物tft。

图1是示出了制造相关技术的共平面型氧化物tft的工艺的示例性图。

首先，如图1(a)所示，在基板11上涂覆有缓冲层12，在缓冲层的上侧上涂覆有氧化物半导体13，在氧化物半导体13上涂覆有栅极绝缘层14，并且在栅极绝缘层14的上侧上堆叠有图案化栅电极15。在通过使用栅电极15作为掩模来蚀刻栅极绝缘层14时，如图1(b)所示，氧化物半导体13的一部分露出。

在这种情况下，如图1(b)所示，在将等离子体照射到氧化物半导体13的露出部分上时，露出区变得导电，因此形成了氧化物tft的第一电极16和第二电极17。第一电极16和第二电极17中的一个是氧化物tft的源极，第一电极16和第二电极17中的另一电极是氧化物tft的漏极。

如上所述，通过干蚀刻工艺蚀刻栅极绝缘层14，然后通过等离子体处理使氧化物半导体13的露出部分变得导电，由此制造相关技术的共平面型氧化物tft的第一电极16和第二电极17。

然而，由于通过干蚀刻工艺来蚀刻栅极绝缘层14以形成第一电极16和第二电极17，在干蚀刻工艺中对缓冲层12进行了蚀刻，因此，在氧化物半导体13a和缓冲层12之间可能产生阶梯高度k。由于该阶梯高度k，所以在第一电极16第二电极17之间的连接的线中可能发生短路缺陷。

此外，在后续工艺中在沉积绝缘层时，由于台阶高度k，可能发生台阶覆盖问题，并且栅电极15和漏极可能彼此短路，导致短路缺陷。因此，tft的可靠性降低。

此外，当栅极绝缘层14被过蚀刻时，缓冲层12的一部分可能被损坏或去除。

此外，如果在基板11与缓冲层12之间提供用于阻挡光的遮光层，并且栅极绝缘层14和缓冲层12被过蚀刻，则遮光层可能被露出或者厚度可能减小，导致遮光层与栅电极15之间的短路。

因此，为了制造相关技术的共平面型氧化物tft，应当通过干蚀刻工艺蚀刻栅极绝缘层14，并且由于这种干蚀刻工艺，可能会产生各种类型的缺陷。

技术实现要素：

因此，本公开涉及提供一种基本上避免了由于相关技术的限制和缺陷而引起的一个或更多个问题的共平面型氧化物薄膜晶体管(tft)、其制造方法以及使用其的显示面板和显示装置。

本公开的一个方面涉及提供一种共平面型氧化物tft、其制造方法以及使用其的显示面板和显示装置，其中，在由氧化物半导体形成的半导体层的端部处设置有第一导电部和第二导电部，第一导电部和第二导电部电连接到第一电极和第二电极，并且被栅极绝缘层覆盖。

本发明的另外的优点和特征将在下面的描述中部分地阐述，并且部分地对于本领域普通技术人员在研究以下内容时变得明显，或者可以从本发明的实践中获知。本发明的目的和其他优点可以通过在书面描述及其权利要求以及附图中具体指出的结构来实现和获得。

为了实现这些和其他优点，并且根据本发明的目的，如在此具体实施和广泛描述的，提供了一种共平面氧化物tft，其包括：设置在缓冲层上的半导体层，所述半导体层包含氧化物半导体；覆盖所述半导体层和所述缓冲层的栅极绝缘层；栅电极，其设置在所述栅极绝缘层上并且与所述半导体层的一部分交叠；以及覆盖所述栅极和所述栅极绝缘层的钝化层，其中半导体层的与栅极交叠的区域的电阻不同于除了所述交叠区域之外的区域的电阻。

在本公开的另一方面中，提供了一种制造共平面型氧化物薄膜晶体管(tft)的方法，其包括：在基板上沉积缓冲层；在缓冲层中形成包括氧化物半导体的半导体层；沉积栅极绝缘层以覆盖半导体层和缓冲层；在栅极绝缘层上沉积交叠半导体层的一部分的栅电极；以及照射紫外线(uv)，以使半导体层的与栅电极不交叠的区域变得导电。

实施方案涉及一种氧化物tft，其包括设置在缓冲层上的半导体层。该半导体层包括氧化物半导体材料，以及包括有源区、与有源区的第一末端相邻的第一导电部、以及与有源区的第二末端相邻的第二导电部。氧化物tft还包括：覆盖半导体层和缓冲层的栅极绝缘层；设置在栅极绝缘层上并且与半导体层的一部分交叠的栅极电极，以及覆盖栅电极和栅极绝缘层的钝化层。有源区的电阻不同于第一导电部的电阻和第二导电部的电阻。

实施方式还涉及一种显示面板，其包括接收多个栅极脉冲的多条栅极线，接收多个数据电压的多条数据线和由多条栅极线以及所述多条数据线限定的多个像素。多个像素中的每一个包括氧化物tft，其包括设置在缓冲层上的半导体层，其中半导体层包括氧化物半导体材料，并且包括有源区，与有源区的第一末端相邻的第一导电部，与所述有源区的第二末端相邻的第二导电部。氧化物tft还包括：覆盖半导体层和缓冲层的栅极绝缘层；设置在栅极绝缘层上并且与半导体层的一部分交叠的栅电极；覆盖栅电极和栅极绝缘层的钝化层。有源区的电阻不同于第一导电部的电阻和第二导电部的电阻。

实施方式还涉及制造氧化物tft的方法。在基板上沉积缓冲层。在缓冲层上形成包括氧化物半导体材料的半导体层。沉积栅极绝缘层以覆盖半导体层和缓冲层，以及在栅极绝缘层上沉积栅电极。减小半导体层的与有源区的第一末端相邻的第一区域和半导体层的与有源区的第二末端相邻的第二区域的电阻。具有减小的电阻的第一区域形成第一导电部，并且具有减小的电阻的第二区域形成第二导电部，同时栅极绝缘层覆盖半导体层和缓冲层。

应该理解本发明的前面的概述和后面的详细描述都示例性和说明性的，都意在提供对所要求保护的本发明的进一步说明。

附图说明

本申请包括附图以提供对本发明的进一步理解，附图被并入本申请中并且构成本申请的一部分，附图示出了本发明的实施方式并且与说明书一起用于解释本发明的原理。在附图中：

图1是示出了制造相关技术的共平面型氧化物tft的过程的示例性图；

图2是示出了根据本公开的一个实施方案的显示装置的构造的示例性图；

图3是根据本公开的一个实施方案的共平面型氧化物tft的截面图；

图4至图7是示出了制造本公开的一个实施方案的共平面型氧化物tft的方法的示例性图；

图8是根据本发明的一个实施方案的应用于有机发光显示面板的另一共平面型氧化物tft的示例性图；

图9是根据本公开的一个实施方案的形成共平面型氧化物tft的第一导电部和第二导电部的方法的示例性图；

图10是示出通过对根据本公开的一个实施方案的共平面型氧化物tft的器件特性与具有与本公开的实施方案类似的结构但在其上未照射紫外线(uv)的共平面型氧化物tft的器件特性进行比较而获得的结果的图。

图11是示出了在根据本公开的一个实施方案的电流与uv照射到共平面型氧化物tft上的持续时间之间的关系的曲线图；以及

图12是示出了在根据本公开的一个实施方案的霍尔迁移率、载流子浓度与uv照射到共平面型氧化物tft上的持续时间之间的关系的曲线图。

具体实施方式

现在将详细参考本公开的示例性实施方案，本公开的示例在附图中示出。贯穿附图尽可能使用相同的附图标记来指代相同或相似的部件。

将通过参考附图描述的以下实施方案来阐明本发明的优点和特征及其实现方法。然而，本发明可以以不同的形式实施，并且不应被解释为限于本文所阐述的实施方案。相反，提供这些实施方案使得本公开是透彻和完整的，并且将向本领域技术人员充分地传达本发明的范围。此外，本发明仅由权利要求的范围限定。

在本说明书中，在添加每个附图中的元件的附图标记时，应当注意，对于各个元件可能地使用在其他附图中已经用于表示相同元件的相同附图标记。

在附图中公开的用于描述本发明的实施方案的形状、尺寸、比率、角度和数量仅仅是示例，因此，本发明不限于所示的细节。相同的附图标记始终表示相同的元件。在下面的描述中，在相关的已知功能或配置的详细描述被确定为不必要地使本发明的重点模糊时，将省略详细描述。在使用本说明书中描述的“包括”、“具有”和“包含”的情况下，可以添加另一部分，除非使用“仅”。单数形式的术语可以包括复数形式，除非相反提及。

在解释元件时，尽管没有明确的描述，但是该元件被解释为包括误差范围。

在描述位置关系时，例如，当两个部件之间的位置关系被描述为“在......上”，“在......之上”，“在......之下”和“邻接”时，除非使用“正”或“紧”，否则在两个部件之间可以设置一个或更多个其他部件。

在描述时间关系时，例如，当时间顺序被描述为“在之后”，“随后”，“接下来”和“在之前”时，可以包括不连续的情况，除非使用“刚刚”或“紧”。

术语“至少一个”应当被理解为包括一个或多个相关联的所列项目的任意和所有组合。例如，“第一项目、第二项目和第三项目中的至少一个”的含义表示从第一项目、第二项目和第三项目中的两个或更多个项目所提出的所有项目的组合以及第一项目、第二项目或第三项目。

应该理解，尽管术语“第一”、“第二”等在本文中可以用于描述各种元件，但是这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不脱离本发明的范围的情况下，第一元件可以被称为第二元件，同样地，第二元件可以被称为第一元件。

本发明的各种实施方案的特征可以部分地或全部地彼此结合或组合，并且如本领域技术人员能够充分理解的那样，本发明的各种实施方案的特征可以彼此不同地互相操作和技术驱动。本发明的实施方式可以彼此独立地执行，或者可以以相互依赖的关系一起执行。

在下文中，将参照附图详细描述本公开的实施方案。

图2是示出了根据本公开的实施方案的显示装置的构造的示例性图。

如图2所示，根据本公开的实施方案的显示装置可以包括显示面板100，其中设置有由多条栅极线gl1至glg和多条数据线dl1至dld限定的多个像素(p)110以显示图像。显示装置还可以包括：栅极驱动器200，其顺序地向包括在面板100中的栅极线gl1至glg提供栅极脉冲；数据驱动器300，其分别向包括在面板100内的数据线dl1至dld提供数据电压；以及控制栅极驱动器200和数据驱动器300的控制器400。

显示面板100可以包括：提供有栅极脉冲的栅极线gl1至glg；提供有数据电压的数据线dl1至dld；以及由栅极线gl1至glg和数据线dl1至dld限定的像素110。像素110均可以包括根据本公开的实施方案的至少一个共平面型氧化物tft(以下简称为“氧化物tft”)。将参考图3和图12详细描述氧化物tft的构造和功能。

显示面板100可以是应用于lcd装置的液晶显示面板，或者可以是应用于有机发光显示装置的有机发光显示面板。

如果显示面板100是液晶显示面板，则包括在显示面板100中的每个像素110可以包括用作用于驱动液晶的开关元件的一个氧化物tft。

如果显示面板100是有机发光显示面板，则包括在显示面板100中的每个像素110可以包括发射光的有机发光二极管(oled)和用于驱动oled的像素驱动器。

像素驱动器可以构造有用于驱动oled的两个或更多个tft。

包括在像素驱动器中的tft可以是氧化物tft。然而，氧化物tft也可以设置在设置有像素110的显示区外的非显示区中。因此，可以通过同一工艺形成包括在显示面板100中的所有tft。

例如，如果栅极驱动器200内置在显示面板100的非显示区中，则构成栅极驱动器200的tft均可以被构造为氧化物tft。

控制器400可以通过使用由外部系统提供的垂直同步信号、水平同步信号和时钟产生和输出用于控制栅极驱动器200的栅极控制信号gcs和用于控制数据驱动器300的数据控制信号dcs。

此外，控制器400可以对从外部系统接收的输入视频数据进行采样，重新对准采样的视频数据以生成数字图像数据data，并将数字图像数据提供给数据驱动器300。

数据驱动器300可以将从控制器400输入的图像数据data转换为模拟数据电压，并且可以在每一个水平周期将一个水平线的数据电压分别提供给数据线dl1至dld，其中栅极脉冲提供给一条栅极线gl。

栅极驱动器200可以响应于从控制器400输入的栅极控制信号gcs顺序地将栅极脉冲提供给栅极线gl1至glg。因此，设置在输入栅极脉冲的每个像素中的氧化物tft可以被导通，并且因此，每个像素110可以显示图像。

栅极驱动器200可以独立于面板100设置，并且可以以各种不同方式电连接到面板100。例如，栅极驱动器200可以设置在安装在显示面板100的非显示区中的板内栅极(gip)类型中。

图3是根据本公开的实施方案的共平面型氧化物tft的截面图。

如上所述，根据本公开的实施方案的显示装置可以包括显示面板100，并且根据本公开的一个实施方案的至少一个共平面型氧化物tft(如图3所示)可以被包括在设置在显示面板100的显示区中的多个像素中的每一个中。

根据本公开的实施方案的氧化物tft，如图3所示，可以包括：设置在沉积在基板111上的缓冲层112上的由氧化物半导体材料形成的半导体层ch；覆盖半导体层ch和缓冲层112的栅极绝缘层113；设置在栅极绝缘层113上并且覆盖半导体层ch的至少一部分的栅电极gate；以及覆盖栅电极gate和栅极绝缘层113的钝化层114。在这种情况下，半导体层ch的与栅电极gate交叠的区域的电阻可以与交叠区域之外的区域的电阻不同。如图3所示，具有其中栅极设置在半导体层ch上的类型的tft可以被称为共平面型tft。

缓冲层112可以设置在基板111上。缓冲层112可以由有机材料或无机材料形成；由它们的组合形成；以及由至少一个层形成。例如，缓冲层12可以包括sio2，并且缓冲层112的厚度可以被调整为100nm至1μm。

如图3所示，可以在基板111与缓冲层112之间进一步设置用于阻挡入射在半导体层ch上的光的遮光层ls。如图3所示，遮光层ls的末端可以具有从遮光层ls的顶表面到遮光层ls的底表面的倾斜表面。在这种情况下，缓冲层112可以沿着遮光层ls的倾斜表面以均匀的厚度沉积，使得缓冲层112也具有倾斜表面。栅极绝缘层113还可以覆盖缓冲层112的具有倾斜表面的部分。

在本公开的实施方案中，栅极绝缘层113可以不被蚀刻，因此，缓冲层112不会被蚀刻工艺损坏。例如，在没有栅极绝缘层113覆盖缓冲层112的部分的情况下，用于蚀刻栅极绝缘层113的蚀刻工艺也可能损坏或蚀刻覆盖遮光层ls的缓冲层112的一部分，包括缓冲层112的倾斜表面。这可能导致栅电极gate与遮光层ls之间的短路。由于栅极绝缘层113未被蚀刻，所以栅极绝缘层113能够覆盖缓冲层112，使得能够防止栅电极gate与遮光层ls之间的短路。

由于缓冲层112未被损坏或去除，因此减少了在后续处理中出现的缺陷。

半导体层ch可以由氧化物半导体形成。例如，氧化物半导体可以是由铟(in)、镓(ga)、锌(zn)和氧(o)组成的铟镓锌氧化物(igzo)。另外，氧化物半导体可以包含锡(sn)、铪(hf)、镁(mg)、铝(a1)或锆(zr)。

半导体层ch可以包括：由氧化物半导体形成的有源区a；第一导电部c1，其设置成与半导体层ch中的有源区a的一个末端相邻并且其薄层电阻低于有源区a的薄层电阻；以及第二导电部c2，其被设置成与半导体层ch中的有源区a的另一个末端相邻并且具有比有源区a的薄层电阻低的薄层电阻。有源区a可以与栅电极gate对准，或者可以与设置在缓冲层112下方的遮光层ls对准。也就是说，在一个实施方案中，有源区a的宽度与栅电极gate的宽度对准，在另一实施方案中，有源区a与遮光层ls的宽度对准。

第一导电部c1可以连接到第一电极e1，并且第二导电部c2可以连接到第二电极e2。

如果氧化物tft是设置在液晶显示面板的每个像素中的tft，则第一电极e1可以连接到数据线，并且第二电极e2可以连接到包括在像素中的像素电极pe。在这种情况下，栅电极gate可以连接到栅极线。

第一导电部c1可以包括包含在氧化物半导体中的金属，并且包括在第一导电部c1中的金属可以具有自由电子和其中氧被分离的空位。此外，第二导电部c2可以包括包含在氧化物半导体中的金属，并且包括在第二导电部c2中的金属可以具有自由电子和其中氧被分离的空位。

例如，当uv照射到具有金属和氧的共价键合的化合物的氧化物半导体上时，金属与氧之间的共价键会被破坏并且会产生氧空位。因此，可以在金属中产生自由电子。

通过暴露于uv辐射而产生自由电子的区域可以是第一导电部c1和/或第二导电部c2。由于在第一导电部c1和/或第二导电部c2中产生的自由电子，第一导电部c1和第二导电部c2中的每一个的迁移率可以大于由氧化物半导体构成的有源区a的迁移率。此外，由于在第一导电部c1和/或第二导电部c2中产生的自由电子，所以第一导电部c1和第二导电部c2中的每一个的电阻可以小于由氧化物半导体构成的有源区a的电阻。

因此，第一导电部c1和第二导电部c2可以具有导体的特性。如上所述，第一导电部c1可以电连接到第一电极e1，并且第二导电部c2可以电连接到第二电极e2。

在第一导电部c1与栅极绝缘层113之间的边界区域处，包括在氧化物半导体中的金属可以从栅极绝缘层113键合到羟基(-oh)，以形成第一金属层ml1，此外，在第二导电部c2与栅极绝缘层113之间的边界区域处，包括在氧化物半导体中的金属可以从栅极绝缘层113键合到羟基(-oh)，以产生接触栅极绝缘层113的第二金属层ml2。

栅极绝缘层113可以包括sio2。栅电极gate可以设置在栅极绝缘层113上。栅电极gate可以与在半导体层ch中的由半导体氧化物构成的有源区a交叠。

在这种情况下，第一导电部c1和第二导电部c2可以与栅电极gate不交叠。

例如，栅极绝缘层113可以设置在半导体层ch上，并且栅电极gate可以设置在栅极绝缘层113上。随后，当uv照射到栅电极gate和栅极绝缘层113中的每一个的上侧时，如上所述，有源区a的两个末端可以不被由金属构成的栅电极gate覆盖，并且因此，uv可以经由栅极绝缘层113照射到有源区a的两端。因此，有源区a可以与栅电极gate对准，并且有源区a的两个末端可以变得导电，因此，可以形成第一导电部c1和第二导电部c2。可替代地，当从基板下方照射uv光时，有源区a可以与遮光层ls对准，并且有源区a的两端可以变得导电以形成第一和第二导电部c1和c2。

覆盖栅电极gate和栅极绝缘层113的钝化层114可以设置在栅电极gate和栅极绝缘层113上。

钝化层114可以包括sio2。

表面处理可以在沉积钝化层114之前进行，因此，构成半导体层ch的氧化物半导体的表面部分处的氧浓度可以从1％至5％变化。

设置在钝化层114上的第一电极e1可以穿过形成在钝化层114中的第一接触孔155和形成在栅极绝缘层113中与第一接触孔对准的第二接触孔156连接到第一导电部c1，并且第二电极e2可以穿过形成在钝化层114中的第三接触孔157和形成在栅极绝缘层113中的与第三接触孔对准的第四接触孔158连接到第二导电部c2。

钝化层114、第一电极e1和第二电极e2可以被绝缘层115覆盖。

穿过形成在绝缘层115中的接触孔连接到第二电极e2的电极层可以形成在绝缘层115上。如上所述，电极层可以是像素电极pe。

图4至图7是示出根据本公开的一个实施方案的制造共平面型氧化物tft的方法的示例性图。图8是示出应用于根据本发明实施方案的有机发光显示面板的另一共平面型氧化物tft的示例性图。在下文中，与上面参照图1描述的细节相同或相似的细节被省略或简要描述。

首先，如图4所示，遮光层ls、缓冲层112、半导体层ch和栅极绝缘层113可以依次堆叠在基板111上。遮光层ls可以形成为使得遮光层ls的末端具有倾斜表面。在这种情况下，缓冲层112可以沿着遮光层ls以均匀的厚度沉积，使得缓冲层112的一部分也具有倾斜表面。栅极绝缘层113可以覆盖缓冲层112的具有倾斜表面的部分。

可替代地，可以省略遮光层ls。

半导体层ch的所有区域可以由诸如igzo等的氧化物半导体构成。

随后，如图5所示，在对应于半导体层ch的区域上可以涂覆栅电极gate。在这种情况下，栅电极gate可以与半导体层ch的中心部分交叠，而不与整个半导体层ch交叠。因此，半导体层ch的两个末端可以与栅电极gate不交叠。

可以提供栅电极gate，然后可以将uv照射到栅电极gate和栅极绝缘层113上。在这种情况下，如图5所示，uv可以照射到栅极绝缘层113和栅电极gate中的每一个的上侧。因此，半导体层ch的与栅电极gate不交叠的第一区域的电阻被减小以形成第一导电部c1，并且半导体层ch的在与栅电极gate不交叠的第一区域的相对端处的第二区域的电阻被减小以形成第二导电部c2。因此，有源区a形成在第一导电部c1与第二导电部c2之间，并且与栅电极gate对准，并且第一导电部c1形成为与有源区a的第一末端相邻，以及第二导电部c2形成为与有源区a的第二区域相邻。

可替选地，如图8所示，可以从基板111的下侧照射uv。例如，在遮光层ls形成为小于半导体层ch，特别地形成为与栅电极gate的尺寸相似的尺寸的情况下，当通过基板111的下侧照射uv时，半导体层ch的未被遮光层ls覆盖的区域可以变得导电，从而形成第一导电部c1和第二导电部c2。即，遮光层的宽度可以小于半导体层的宽度。在这种情况下，有源区a可以形成在第一导电部c1与第二导电部c2之间，以与遮光层ls对准。在这种情况下，遮光层ls可以形成为大于或小于栅电极gate。具体地，遮光层ls可以形成为具有与栅电极的尺寸相同的尺寸，并且可以设置为与栅电极gate交叠。

uv照射可以包括具有波长185nm的uv射线和具有波长254nm的uv射线。氧化物半导体可以通过uv变得导电，并且因此，可以形成第一导电部c1和第二导电部c2。

uv线的波长可以在100nm至400nm的范围内。

在这种情况下，在uv照射的过程中或者在照射uv之后施加约100℃至约200℃的热处理时，可以在第一导电部c1与栅极绝缘层113之间的边界区域中形成第一金属层ml1以接触栅极绝缘层113，可以在第二导电部c2与栅极绝缘层113之间的边界区域中形成第二金属层ml2以接触栅极绝缘层113，如图6所示。

随后，参考图7，在形成第一导电部c1和第二导电部c2之后，钝化层114可以覆盖栅极绝缘层113和栅电极gate。

穿过钝化层114形成第一接触孔155，以及穿过栅极绝缘层113形成第二接触孔156，以露出第一导电部c1的至少一部分。第一接触孔155和第二接触孔156可以同时形成。穿过钝化层114形成第三接触孔157，并且穿过栅极绝缘层113形成第四接触孔158，以露出第二导电部c2的至少一部分。第三接触孔157和第四接触孔158可以同时形成。

设置在栅极绝缘层113上的第一电极e1可以穿过形成在钝化层114中的第一接触孔115和形成在栅极绝缘层113中的第二接触孔116连接到第一导电部c1，设置在栅极绝缘层113上的第二电极e2可以穿过形成在钝化层114中的第三接触孔117和形成在栅极绝缘层113中的第四接触孔118连接到第二导电部c2。

最后，如图3所示，绝缘层115可以覆盖第一电极e1、第二电极e2和钝化层114。

图9是示出根据本公开的实施方案的形成共平面型氧化物tft的第一导电部c1和第二导电部c2的方法的示例性图。

如上所述，当uv照射到由诸如igzo等的氧化物半导体构成的半导体层ch上时，构成氧化物半导体的氧(o^2-)与金属m之间的键会被破坏，并且氧(o^2-)可以与金属m解离。在这种情况下，由于氧空位可以产生自由电子。因此，产生自由电子的第一导电部c1和第二导电部c2可以分别设置在半导体层ch的两个端部。换句话说，可以在被照射了uv的氧化物半导体的区域中产生载流子，因而，该区域的电阻快速降低，由此该区域可以具有导体的特性。

与金属m解离的氧(o^2-)可以彼此键合以产生氧分子，并且氧分子可以被捕获在栅极绝缘层113中，或者可以通过栅极绝缘层113向外释放。

当uv照射到半导体层ch上时，保留在栅极绝缘层113中的水(h2o)或空气中的水(h2o)可以通过uv照射光解离成h基团和oh基团。

在第一导电部c1与栅极绝缘层113之间的边界区域中与氧(o^2-)解离的金属m可以与oh基团键合以形成第一金属层ml1(或第一金属氢氧化物层)，并且在第二导电部c2与栅极绝缘层113之间的边界区域中与氧(o^2-)解离的金属m可以与oh基团键合以形成第二金属层ml2(或第二金属氢氧化物层)。

由于第一金属层ml1和自由电子，第一导电部c1的迁移率增加，因而，电阻减小。由于第二金属层ml2和自由电子，第二导电部c2的迁移率增加，因而，电阻减小。

换句话说，为了将氧化物半导体材料改变为导电材料，可以通过干蚀刻和等离子体物理地解离氧。

然而，在本公开中，当氧化物半导体(例如igzo)由于氧空位而改变为igzo1-x时，氧化物半导体可以改变为导电体。

为此，在本公开中，可以通过使用uv射线而不是干蚀刻和等离子体使氧化物半导体中的氧与金属物理地解离。

例如，由于uv照射，在诸如igzo4的金属氧化物半导体中出现氧缺陷，因而，金属氧化物半导体可以改变为igzo4-x，并且氧空位可以提供自由电子。在这种情况下，氧的空位可以与oh基团键合以形成moh键，由此氧的空位不能再次与氧键合。

当导带与价带之间的能量差在其差异转换为波长范围的情况下可以为约250λ(lambda)。由于导带与价带之间的悬挂键状态(danglingbondstate)，当照射具有400λ或更小的波长的紫外线时，由于氧的解离可能形成氧空位。因此，具有100λ至400λ波长的uv射线适于解离氧。

图10是示出通过对根据本公开的实施方案的共平面型氧化物tft的器件特性与具有与本公开的实施方案类似的结构但在其上未照射紫外线(uv)的共平面型氧化物tft的器件特性进行比较而获得的结果的图。在图10中，附图标记x表示尽管氧化物半导体具有与根据本公开的实施方案的氧化物半导体类似的未蚀刻栅极绝缘层的结构但没有经uv照射处理的氧化物半导体的特性。附图标记y表示具有图3所示的结构并且已经通过uv照射处理的根据本公开的一个实施方案的氧化物半导体的特性。

未蚀刻栅极绝缘层的结构在减少缺陷方面是良好的，但是如果没有进行uv处理，则半导体层的两端的电阻大大增加。因此，可能在第一电极e1与半导体层之间施加非常高的电阻，因而，可能切断电流。因此，如x所表示的曲线的特性所示，迁移率大大降低，因此，难以使用没有进行uv处理的氧化物半导体。

然而，当如本实施方案中那样进行uv处理时，第一导电部c1和第二导电部c2的电阻特性如y所表示的曲线的特性所示的那样得到改善。因此，在已经进行uv处理的氧化物半导体中导通电流增加。

在本实施方案中，在栅电极gate通过例如涂覆工艺形成在栅极绝缘层113上之后，可以将uv(185nm+254nm)照射到栅电极gate和栅极绝缘层113上。在这种情况下，在uv照射的同时，可以在基板111下施加100℃至200℃的热处理(例如，150℃的热)。

因此，半导体层ch的两端可以变得导电，因而，可以形成第一导电部c1和第二导电部c2。

作为模拟和测试结果，半导体层ch的两端变得更加导电之前的半导体层ch的迁移率为4.5cm²/vs，并且电流被半导体层ch的电阻切断。然而，根据本公开的实施方案，由于uv照射在其上，半导体层ch的两个端部变得更加导电，并且第一导电部c1和第二导电部c2中的每一个导体的迁移率增加至15cm²/vs。因此，可以看出氧化物半导体的器件性能提高了300％或以上。在这种情况下，当对氧化物半导体施加热处理时，第一导电部c1和第二导电部c2的特性更加稳定。因此，制造了具有增强的可靠性的氧化物半导体。

例如，在图10中，由x所表示的曲线示出了具有与根据本公开的实施方案的结构类似的结构但其中uv没有照射到半导体层的两端的氧化物半导体中的栅源电压vgs与漏源电流ids之间的关系，并且由y所表示的曲线示出了根据本公开的实施方案的氧化物半导体中的栅源电压vgs与漏源电流ids之间的关系。参照图10，与具有与根据本公开的实施方案的结构类似的结构但其中uv没有照射到半导体层的两端的氧化物半导体进行比较，可以看出在根据本公开的实施方案的氧化物半导体中漏源电流ids增加。

图11是示出根据本公开的实施方案的电流与uv照射到共平面型氧化物tft上的持续时间之间的关系的曲线图。图12是示出根据本公开的实施方案的霍尔迁移率、载流子浓度与uv照射到共平面型氧化物tft上的持续时间之间的关系的曲线图。

首先，参照图11，随着uv照射的持续时间增加，在根据本公开的实施方案的氧化物半导体中流动的电流增加。

参照图12，随着uv照射的持续时间增加，根据本公开的实施方案的氧化物半导体的霍尔迁移率和载流子浓度增加。在图12中，用t表示示出霍尔迁移率的曲线，用s表示示出载流子浓度的图。

因此，可以看出，氧化物半导体中的载流子由于uv的照射而增加，因而，电阻减小。

下面将对本公开的上述特征进行简要概述。

根据本公开的实施方案，在没有真空干蚀刻(d/e)设备的情况下通过光化学方法来控制氧化物半导体的电阻特性。

因此，根据本公开的实施方案，可以保留相关技术的(共平面型)氧化物tft的优点，简化制造(共平面型)氧化物tft的工艺，改善(共平面型)氧化物tft的器件特性，并且减少了缺陷问题。

例如，在相关技术中，由于在蚀刻栅极绝缘层时引入的异物，可能发生栅极与漏极之间的短路。然而，根据本公开的实施方案，由于栅极绝缘层没有被蚀刻，因此降低了在栅极与漏极之间产生短路的可能性。

此外，在本公开的实施方案中，栅极绝缘层没有被蚀刻，从而防止在蚀刻栅极绝缘层时因为蚀刻缓冲层而在遮光层与导电线之间发生的短路缺陷。

在相关技术中，对栅极绝缘层进行蚀刻，然后通过使用等离子体使由氧化物半导体形成的半导体层的端部变得导电，由此制造共平面型氧化物tft。

另一方面，在根据本公开的实施方案的共平面型氧化物tft中，栅极绝缘层可以没有被蚀刻。根据本公开的实施方案，通过对由栅极绝缘层覆盖的半导体层的端部施加uv照射(185nm+254nm)和热处理(150℃)，半导体层的端部可以变得更加导电，从而制造共平面型tft。

为了提供附加的描述，在本公开的实施方案中，可以省略蚀刻栅极绝缘层的工艺，并且通过使用光化学方法由氧化物(igzo)形成的半导体层的端部可以变得导电，从而制造共平面型tft。

在本公开的实施方案中，由于省略了蚀刻栅极绝缘层的工艺，简化了工艺，并且由于没有栅极绝缘层的台阶高度，在后续工艺中降低了误差率。

对于本领域那些技术人员明显的是，在不脱离本发明的精神或范围的情况下，可以对本发明进行各种修改和变化。因此，本发明旨在覆盖本发明的修改和变化，只要它们落在所附权利要求及其等同内容的范围内即可。