片式复合元器件的制作方法

本实用新型涉及电子元件领域，尤其是涉及一种片式复合元器件。

背景技术：

随着科技的发展，电子产品日新月异，对元器件的主要要求是小型化和多功能化。在许多电路应用中，需要使用电阻和电容串联结构的电路时，一般使用分立元件，即单个电阻和单个电容，这样占用较多的电路空间，不利于整机的小型化，并且贴装效率较低。

技术实现要素：

基于此，有必要提供一种结构紧凑、制备方便的电阻电容串联的片式复合元器件。

一种片式复合元器件，包括：

陶瓷体，所述陶瓷体为矩形体，所述陶瓷体包括：

第一介质层，所述第一介质层具有相对的第一表面及第二表面，所述第一表面具有相对的第一侧边及第二侧边，所述第二表面具有相对的第三侧边及第四侧边；

第一电极层，形成于所述第一介质层的第一表面，所述第一电极层与所述第一侧边之间形成有第一间隙，所述第一电极层与所述第二侧边之间形成有第二间隙；

第二电极层，形成于所述第一介质层的第二表面，所述第二电极层与所述第三侧边及所述第四侧边中的至少一个至少部分平齐形成引出边；

第二介质层，层叠于所述第二电极层的表面且完全覆盖所述第二表面，所述第二介质层具有第三表面，所述第三表面为所述第二介质层远离所述第一介质层的一侧表面，所述第三表面具有相对的第五侧边及第六侧边；

第三电极层，形成于所述第三表面，且所述第三电极层与所述第五侧边及所述第六侧边中的至少一个至少部分平齐形成引出边；

第三介质层，层叠于所述第三电极层的表面且完全覆盖所述第三表面，所述第三介质层具有第四表面，所述第四表面为所述第三介质层远离所述第二介质层的一侧表面，所述第四表面具有相对的第七侧边及第八侧边，所述第七侧边在所述第一表面的正投影与所述第一侧边重叠；

第四电极层，形成于所述第四表面，所述第四电极层与所述第七侧边之间形成有第三间隙，所述第四电极层与所述第八侧边之间形成有第四间隙，所述第三间隙的宽度大于所述第一间隙的宽度，所述第四间隙的宽度小于所述第二间隙的宽度；

侧电极，附着在所述陶瓷体的一侧，且与所述第二电极层及第三电极层中的至少一个电连接；

电阻，完全覆盖所述侧电极且延伸至所述第一表面及第四表面，所述电阻与所述第一电极层及所述第四电极层中的一个电连接。

在其中一个实施例中，所述第二电极层在所述第一电极层的正投影与所述第一电极层至少部分重叠；所述第三电极层在所述第四电极层的正投影与所述第四电极层至少部分重叠。

在其中一个实施例中，所述第三电极层在所述第二表面的正投影与所述第二电极层重合。

在其中一个实施例中，所述第二电极层自所述第三侧边延伸至所述第四侧边；及/或，所述第三电极层自所述第五侧边延伸至所述第六侧边。

在其中一个实施例中，所述第二电极层在所述第三表面的正投影与所述第三电极层重叠。

在其中一个实施例中，所述第三间隙的宽度比第一间隙的宽度大0.2mm～0.5mm；及/或，所述第二间隙的宽度比第四间隙的宽度大0.2mm～0.5mm。

在其中一个实施例中，第二电极层自所述第三侧边向所述第四侧边延伸且与所述第四侧边之间形成有间隙，所述第三电极层自所述第六侧边向所述第五侧边延伸且与所述第五侧边之间形成有间隙，所述第三侧边及所述第五侧边位于所述第二介质层的同一端。

在其中一个实施例中，所述侧电极包括第一侧电极及第二侧电极，所述电阻包括第一电阻及第二电阻，第一侧电极附在所述陶瓷体的一侧面且与所述第二电极层及第三电极层中的一个电连接，所述第二侧电极附着在所述陶瓷体的另一侧面且与所述第二电极层及第三电极层中的另一个电连接，所述第一电阻完全覆盖所述第一侧电极且与所述第一电极层及所述第四电极层中的一个电连接，所述第二电阻完全覆盖所述第二侧电极且与所述第一电极层及所述第四电极层中的另一个电连接。

在其中一个实施例中，所述第一表面、第二表面、第三表面及第四表面均为正方形，所述第二电极层完全覆盖所述第二表面，所述第三电极层完全覆盖所述第三表面，所述第一电极层与所述第一表面的四条侧边之间均形成有间隙，所述第四电极层与第四表面的四条侧边之间均形成有间隙。

上述片式复合元器件，通过第一电极层及第四电极层与外部线路形成电连接，当侧电极及电阻附着在陶瓷体的第一侧面时，第一电极层、第一介质层及第二电极层形成电容，位于第四电极层或第一电极层及侧电极130之间的那部分电阻与电容串联组成串联结构，从而把电阻和电容集成到单个元件中，结构较为紧凑；通过调节第一电极层和第二电极层的正对面积、第一介质层的厚度以及第一介质层的介电常数可以方便地获得不同的电容量，通过调节电阻的电阻率以及第一电极层或第四电极层与侧电极的间隙可以方便地获得不同的电阻值，通过调节第一介质层和第二介质层的厚度可以方便地调节片式复合元器件的厚度，适用性较强；在制备时，由于第三间隙的宽度大于第一间隙的宽度，第四间隙的宽度小于第二间隙的宽度，将陶瓷体的一端采用浸渍法制备电阻，通过调整浸入的深度，可使电阻与第一电极层及第四电极层中的一个电连接。

附图说明

图1为一实施方式的片式复合元器件的立体组装结构示意图；

图2为图1中的片式复合元器件沿II-II线的剖面图；

图3为图1中的片式复合元器件的陶瓷体的分解示意图；

图4为另一实施方式的片式复合元器件的立体组装结构示意图；

图5为图4中的片式复合元器件沿V-V线的剖面图；

图6为图4中的片式复合元器件的陶瓷体的分解示意图；

图7为另一实施方式的片式复合元器件的立体组装结构示意图；

图8为图4中的片式复合元器件沿VIII-VIII线的剖面图；

图9为图7中的片式复合元器件的陶瓷体的分解示意图。

具体实施方式

下面主要结合附图对片式复合元器件作进一步详细的说明。

请同时参阅图1、图2及图3，一实施方式的片式复合元器件100包括陶瓷体110、形成于陶瓷体110一侧的侧电极130、及电阻150。

陶瓷体110为矩形体，在图示的实施方式中，陶瓷体110大致为长方体，当然，在其他实施例中，陶瓷体110还可以为正方体。陶瓷体110包括依次层叠的第一电极层112、第一介质层111、第二电极层113、第二介质层114、第三电极层115、第三介质层116及第四电极层117。

在图示的实施方式中，第一介质层111为矩形片状，具有相对的第一表面(图未标)及第二表面1112。当然，在其他实施方式中，第一介质层111还可以为正方形片状或其他形状。

第一表面具有相对的第一侧边及第二侧边。在图示的实施方式中，第一表面为矩形，第一侧边及第二侧边为矩形的短边。

第二表面1112具有相对的第三侧边及第四侧边。在图示的实施方式中，第二表面1112为矩形，第三侧边及第四侧边为矩形的短边。

第一电极层112层叠于第一表面。在图示的实施方式中，第一电极层112大致为矩形，第一电极层112的长度比第一表面的长度稍短。第一电极层112与第一侧边之间形成有第一间隙。第一间隙的宽度为0.2mm～0.5mm。第一电极层112与第二侧边之间形成有第二间隙，第二间隙的宽度比第一间隙的宽度大0.2mm～0.5mm。在图示的实施方式中，第一电极层112的宽度与第一表面的宽度相等，即第一电极层112与第一表面的另外两条侧边部分平齐。

第二电极层113层叠于第二表面1112。第二电极层113自第四侧边向第三侧边延伸。第三侧边与第一侧边位于第一介质层111的同一端。在图示的实施方式中，第二电极层113为矩形，第二电极层113的长度与第二表面1112的长度相同，第二电极层113自第四侧边延伸至第三侧边，当然，在其他实施例中，第二电极层113与第三侧边之间形成有宽度为0.2mm～0.5mm的间隙。

第二电极层113的宽度小于第二表面1112的宽度，第二电极层113与第二表面1112的另外两条边之间形成有宽度为大于0.2mm的间隙。在图示的实施方式中，间隙具有一定的宽度，当然在其他实施例中，间隙的宽度可以为0，也就是第二电极层113的宽度与第二表面1112宽度相同。在图示的实施方式中，第二电极层113与第三侧边及第四侧边平齐的边为引出边。

在图示的实施方式中，第一电极层112在第二表面1112的正投影与第二电极层113部分重叠。第二电极层113没有覆盖第二表面1112的全部面积，从而可以增大第二介质层114和第一介质层111之间的粘合力。

第二介质层114层叠于第二电极层113的表面。第二介质层114为矩形片状，在图示的实施方式中，第二介质层114完全覆盖第二电极层113及第二表面1112的表面。第二介质层114远离第一介质层111的一侧表面为第三表面1141。第三表面1141大致为矩形，具有相对的第五侧边及第六侧边，第五侧边及第六侧边为短边。在图示的实施方式中，第一侧边、第三侧边及第五侧边位于陶瓷体110的第一端，第二侧边、第四侧边及第六侧边位于陶瓷体110的第二端。

第三电极层115形成于第二介质层114远离第一介质层111的一侧表面。在图示的实施方式中，第三电极层115为矩形，第三电极层115自第三表面1141的第六侧边向第五侧边延伸，第三电极层115的长度与第三表面1141的长度相同，当然，在其他实施方式中，第三电极层115与第五侧边之间形成有宽度为0.2mm～0.5mm的间隙。

第三电极层115的宽度小于第三表面1141的宽度，第三电极层115与第三表面1141的另外两条边之间形成有宽度为大于0.2mm的间隙，在图示的实施方式中，间隙具有一定的宽度，当然在其他实施例中，间隙的宽度可以为0，也就是第三电极层115的宽度与第三表面1141宽度相同。第三电极层115与第五侧边及第六侧边平齐的边为引出边。在图示的实施方式中，第三电极层115在第二表面1141的正投影与第二电极层113完全重叠，当然，在其他实施方式中，第三电极层115在第二表面1141的正投影与第二电极层113也可部分重叠。

第三介质层116层叠于第三电极层115的表面。第三介质层116为矩形片状，在图示的实施方式中，第三介质层116完全覆盖第三电极层115及第三表面1141的表面。第三介质层116远离第二介质层114的一侧表面为第四表面1161。第四表面1161大致为矩形，具有相对的第七侧边及第八侧边，第七侧边及第八侧边为短边。在图示的实施方式中，第一侧边、第三侧边、第五侧边及第七侧边位于陶瓷体110的第一端，第二侧边、第四侧边、第六侧边及第八侧边位于陶瓷体110的第二端。第七侧边在第一表面的正投影与第一侧边重叠。

第四电极层117层叠于第四表面1161。在图示的实施方式中，第四电极层117为矩形，第四电极层117的长度比第四表面1161的长度稍短。第四电极层117与第七侧边之间形成有第三间隙，第四电极层117与第八侧边之间形成有第四间隙。第四间隙的宽度为0.2mm～0.5mm。第三间隙的宽度比第一间隙及第四间隙的宽度大0.2mm～0.5mm。在图示的实施方式中，第四电极层117的宽度与第四表面1161的宽度相等，即第四电极层117与第四表面1161的另外两条侧边部分平齐。第四电极层117在第一表面1112的正投影与第一电极层112部分重叠。

第一电极层112、第一介质层111、第二电极层113、第二介质层114、第三电极层115、第三介质层116及第四电极层117依次层叠形成长方体的陶瓷体110。优选的，陶瓷体110的长度比宽度及厚度大0.2mm以上。第一侧边、第三侧边、第五侧边及第七侧边所在的侧面为陶瓷体110的第一侧面，第二侧边、第四侧边、第六侧边及第八侧边所在的侧面为陶瓷体110的第二侧面。

在图示的实施方式中，第一介质层111及第二介质层114的厚度相同，当然，在其他实施方式中，第二介质层114的厚度也可以与第一介质层111不同。第二介质层114的厚度对片式复合元器件100的电容量不产生影响，因此可以通过调整第二介质层114的厚度去调整片式复合元器件100的厚度。当要求片式复合元器件100具有较大的电容量时，可以减小第一介质层111的厚度，同时增加第二介质层114的厚度，以保证片式复合元器件100具有足够的厚度避免断裂；当要求片式复合元器件100具有较小的电容量时，可以增加第一介质层111的厚度，同时减少第二介质层114的厚度。

侧电极130附着在陶瓷体110的一侧。在图示的实施方式中，侧电极130附着在陶瓷体110的第二侧面，且完全覆盖第二侧面，从而侧电极130与第二电极层113及第三电极层115电连接。进一步的，侧电极130自第二侧面弯折延伸至与第二侧面邻接的四个表面，侧电极130的边缘与第二侧面的四条边的距离为0.1mm～0.4mm，且侧电极130与第一电极层112及第四电极层117之间形成有间隙。

电阻150完全覆盖侧电极130的表面，且延伸至第四电极层117并覆盖第四电极层117靠近第八侧边的一端，从而与第四电极层117电连接，且电阻150与第一电极层112之间形成有间隙而绝缘。

当然，在其他的实施方式中，侧电极130也可附着在第一侧面，此时电阻150完全覆盖侧电极130的表面，且延伸至第一电极层112并覆盖第一电极层112靠近第一侧边的一端，且与第一电极层112电连接，与第四电极层117之间形成有间隙而绝缘。

由于第一间隙的宽度小于第三间隙的宽度，从而当侧电极130附着在第一侧面时，通过浸渍法可以方便的制备电阻150，同样的浸入深度可以保证电阻150覆盖第一电极层112的一端且与第四电极层117之间形成有间隙；同样的，由于第二间隙的宽度大于第四间隙的宽度，当侧电极130附着在第二侧面时，通过浸渍法可以方便的制备电阻150，同样的浸入深度可以保证电阻150覆盖第四电极层117的一端且与第一电极层112之间形成有间隙。

在图示的实施方式中，第一电极层112和第二电极层113的正对面积与第三电极层115和第四电极层117的正对面积相同，第一介质层111的厚度和第三介质层116的厚度相同，第一间隙的宽度与第四间隙的宽度相等，第二间隙的宽度与第三间隙的宽度相等，第二电极层113及第三电极层115的长度均与第二表面1112及第三表面1141的长度相等，且第二电极层113在第三表面1141的正投影与第三电极层115完全重叠。从而，陶瓷体110的结构具有对称性，因此不论侧电极130及电阻150附着在第一侧面及第二侧面中的哪一个，片式复合元器件100的电阻值和电容量不会产生差异。

上述片式复合元器件100，通过第一电极层112及第四电极层117与外部线路形成电连接，当侧电极130及电阻150附着在陶瓷体110的第二侧面时，第一电极层112、第一介质层111及第二电极层113形成电容，位于第四电极层117及侧电极130之间的那部分电阻与电容串联组成串联结构，从而把电阻和电容集成到单个元件中，结构较为紧凑；设置侧电极130，第四电极层117及侧电极130之间的那部分电阻不需经过陶瓷体110的棱角处(将陶瓷体110的一端直接采用浸渍法制备电阻150，陶瓷体110的棱角处浆料厚度较小，会使片式复合元器件100的阻值精度恶化)，可以提高片式复合元器件100的阻值精度，并且侧电极130被电阻150覆盖，侧电极130和电阻150电连接较为可靠。通过调节第一电极层112和第二电极层113的正对面积、第一介质层111的厚度以及第一介质层111的介电常数可以方便地获得不同的电容量，通过调节电阻150的电阻率以及第一电极层112或第四电极层117与侧电极130的间隙可以方便地获得不同的电阻值，通过调节第一介质层111和第二介质层114的厚度可以方便地调节片式复合元器件100的厚度，适用性较强；在制备时，仅仅需要将侧电极130附着在陶瓷体110的两个侧面中的任意一个即可，无需识别，简化工艺；在制备时，由于第三间隙的宽度大于第一间隙的宽度，第四间隙的宽度小于第二间隙的宽度，将陶瓷体110的一端采用浸渍法制备电阻150，通过调整浸入的深度，可使电阻150与第一电极层112及第四电极层117中的一个电连接。

上述片式复合元器件的制备方法，包括以下步骤：

步骤S210、制备淀粉膜。

在本实施方式中，将淀粉、第一粘合剂和第一溶剂混合均匀得到淀粉浆料，以淀粉浆料为原料制备淀粉膜。

优选的，采用球磨的方式将淀粉、第一粘合剂和第一溶剂混合均匀得到淀粉浆料。进一步的，球磨的时间为3小时～4小时。

优选的，淀粉、第一粘合剂和第一溶剂的质量比为10：2.5～3：10～15。

优选的，淀粉为玉米淀粉。

优选的，第一粘合剂选自丙烯酸树脂及聚乙烯醇缩丁醛中的至少一种。

优选的，第一溶剂为质量比为1：1～1.25：1的甲苯和无水乙醇的混合溶剂。

优选的，淀粉浆料还包括增塑剂，在一个实施例中，增塑剂为邻苯二甲酸二辛酯(DOP)。进一步的，增塑剂与淀粉的质量比为1：20～1：10。

优选的，采用流延法将淀粉浆料流延形成淀粉膜。

优选的，淀粉膜的厚度为90μm～130μm。

步骤S220、制备陶瓷膜。

在本实施方式中，将陶瓷粉、第二粘合剂、第二溶剂混合均匀后得到陶瓷浆料，以陶瓷浆料为原料制备得到陶瓷膜。

优选的，将陶瓷粉、第二粘合剂、第二溶剂采用球磨的方式混合均匀得到陶瓷浆料。进一步的，球磨的时间为12小时～16小时。

优选的，陶瓷粉、第二粘合剂、第二溶剂的质量比为10：3～5：4～6。

优选的，陶瓷粉为钛酸钡陶瓷粉，当然，其他业内常用的陶瓷粉也可以。钛酸钡陶瓷粉具有较高的介电常数，使得制备的片式复合元器件的电容量范围较宽。

优选的，第二粘合剂为聚乙烯醇缩丁醛，第二溶剂为质量比为1:1～1.5:1的甲苯和无水乙醇的混合溶剂。

优选的，采用流延法将陶瓷浆料流延形成陶瓷膜。

优选的，陶瓷膜的厚度为20μm～60μm。

步骤S230、在衬底表面层叠多个陶瓷膜，得到固定在衬底上的保护层。

优选的，衬底为不锈钢板，当然，其他强度和韧性合适的材料都可以作为衬底的材料。

优选的，保护层的厚度为0.2mm～0.3mm。

步骤S240、在保护层上层叠至少一个淀粉膜。

步骤S250、在淀粉膜的表面制备第一电极层。

本实施方式中，采用丝网印刷的方式在淀粉膜表面制备第一电极层。进一步的，采用丝网在淀粉膜表面印刷电极浆料，烘干后得到层叠在淀粉膜上的第一电极层。

第一电极层的材料可以为银、钯或银钯合金。进一步的，钯银合金中钯和银的质量比并无特别限制。

优选的，电极浆料可以为银浆料、钯浆料或者银钯合金浆料。

优选的，在淀粉膜表面制备第一电极层时采用三点定位的方法来定位衬底。

优选的，第一电极层的厚度为1μm～3μm。

步骤S260、在第一电极层表面层叠至少一个陶瓷膜，得到层叠在第一电极层表面的第一介质层。

在该步骤中，根据第一介质层的设计厚度确定陶瓷膜的数量，从而可以达到所需要的厚度。

优选的，第一介质层的厚度为25μm～200μm。

步骤S270、在第一介质层的表面制备第二电极层。

本实施方式中，采用丝网印刷的方式在第一介质层表面制备第二电极层。进一步的，采用丝网在第一介质层表面印刷电极浆料，烘干后得到层叠在第一介质层上的第二电极层。

第二电极层的材料可以为银、钯或银钯合金。进一步的，钯银合金中钯和银的质量比并无特别限制。

优选的，电极浆料可以为银浆料、钯浆料或者银钯合金浆料。

优选的，第二电极层的厚度为1μm～3μm。

步骤S280、在第二电极层的表面层叠至少一个陶瓷膜，得到层叠在第二电极层表面的第二介质层。

在该步骤中，根据第二介质层的设计厚度确定陶瓷膜的数量，从而可以达到所需要的厚度。

优选的，第二介质层的厚度为20μm～350μm。

步骤S290、在第二介质层的表面制备第三电极层。

本实施方式中，采用丝网印刷的方式在第二介质层表面制备第三电极层。进一步的，采用丝网在第二介质层表面印刷电极浆料，烘干后得到层叠在第二介质层上的第三电极层。该步骤中使用的丝网和步骤S270中使用的丝网可以相同也可以不同，当两个步骤中使用的丝网相同时，该步骤中无需再次重新对位。

第三电极层的材料可以为银、钯或银钯合金。进一步的，钯银合金中钯和银的质量比并无特别限制。

优选的，电极浆料可以为银浆料、钯浆料或者银钯合金浆料。

优选的，第三电极层的厚度为1μm～3μm。

步骤S300、在第三电极层表面层叠至少一个陶瓷膜，得到层叠在第三电极层表面的第三介质层。

在该步骤中，根据第三介质层的设计厚度确定陶瓷膜的数量，从而可以达到所需要的厚度。

优选的，第三介质层的厚度为25μm～200μm。

步骤S310、在第三介质层的表面制备第四电极层。

本实施方式中，采用丝网印刷的方式在第三介质层表面制备第四电极层。进一步的，采用丝网在第三介质层表面印刷电极浆料，烘干后得到层叠在第三介质层上的第四电极层。

第四电极层的材料可以为银、钯或银钯合金。进一步的，钯银合金中钯和银的质量比并无特别限制。

优选的，电极浆料可以为银浆料、钯浆料或者银钯合金浆料。

优选的，第四电极层的厚度为1μm～3μm。

步骤S320、将层叠基板进行压合得到层叠体。

在本实施方式中，压合采用等静压法压合，使层叠基板内各膜层紧密粘结以避免分层。

在本实施方式中，将层叠基板进行压合后按照所需尺寸进行切割，之后与衬底分离得到层叠体。与衬底分离可以采用刀片将层叠体铲下来，在该步骤中，保护层能保证第一电极层在此操作中不被刀片划伤。

步骤S330、对层叠体进行排粘和烧结得到陶瓷体。

在其中一个实施例中，排粘的具体操作为：将层叠体加热至350℃～450℃并保温1～3小时。进一步的，排粘在空气气氛下进行。

在其中一个实施例，烧结的具体操作为：将排粘后的层叠体加热至900℃～1320℃并保温2小时～3小时进行烧结。进一步的，烧结在空气气氛下进行。

该步骤中，烧结时，淀粉膜灰化，使得保护层脱离。

烧结后得到的陶瓷体包括依次层叠的第一电极层、第一介质层、第二电极层、第二介质层、第三电极层、第三介质层及第四电极层。

步骤S340、在陶瓷体的一个侧面形成侧电极。

在图示的实施方式中，通过浸渍的方式，将第一侧面浸入银浆料中，烘干后形成侧电极。

浸渍时控制浸入深度，避免侧电极130覆盖第一电极层112及第四电极层117。

当然，在其他实施例中，也可将第二侧面浸入银浆料中。

步骤S350、在侧电极的表面制备电阻得到片式复合元器件。

在图示的实施方式中，通过浸渍的方式，将侧电极浸入电阻浆料中，烘干后形成电阻。

浸渍时控制浸入深度，使得电阻150覆盖第一电极层112及第四电极层117中的一个的一端，避免电阻150同时覆盖第一电极层112及第四电极层117。

优选的，采用合适的夹具比如封端板将陶瓷体固定，通过浸渍的方式将电阻浆料粘附在侧电极及陶瓷体与第一侧面邻接的四个侧面，烘干后烧结得到电阻。进一步的，烧结的温度为840℃～850℃。进一步的，电阻浆料为钌系电阻浆料。进一步的，烧结在空气气氛下进行。进一步的，烘干的温度为140℃～150℃。

陶瓷体110的长度比陶瓷体110的宽度以及陶瓷体110的厚度大0.2mm以上，可以保证陶瓷体110在夹具中的正确定位，即保证电阻浆料不会误被粘附在陶瓷体110的其他表面上。

上述片式复合元器件的制备方法，工艺简单。

需要说明的是，步骤S210和步骤S220的次序可以调换，也可以同步执行，当然，在其他实施方式中，淀粉膜和陶瓷膜也可以外购，则步骤S210及步骤S220可以省略。步骤S230可以省略，此时采用其他方式将层叠体自衬底分离即可。步骤S240可以省略，此时通过其他工艺直接在淀粉膜上制备第一电极层即可。

请参阅图4、图5及图6，另一实施方式的片式复合元器件500的结构与片式复合元器件100的结构大致相同，其不同在于：片式复合元器件500包括两个侧电极：第一侧电极534及第二侧电极538；包括两个电阻：第一电阻554及第二电阻558；第二电极层513与第二表面5112的第三侧边至少部分平齐形成引出边，第二电极层513与第四侧边之间形成宽度大于0.2mm的间隙；第三电极层515与第三表面5141的第六侧边至少部分平齐形成引出边，第三电极层515与第五侧边之间形成宽度大于0.2mm的间隙。

第一侧电极534附着在第一侧边所在的第一侧面，第一侧电极534延伸至与第一侧面邻接的其他四个侧面且与第一电极层512及第四电极层517之间形成间隙，第一侧电极534与第二电极层513电连接。第一电阻554覆盖第一侧电极534的表面且延伸至与第一侧面相邻的其他四个侧面，第一电阻554延伸至第一电极层512靠近第一侧边的一端且与第四电极层517靠近第七侧边的一端形成间隙。

第二侧电极538附着在第二侧边所在的第二侧面，第二侧电极538延伸至与第二侧面邻接的其他四个侧面且与第一电极层512及第四电极层517之间形成间隙，第二侧电极538与第三电极层515电连接。第二电阻558覆盖第二侧电极538的表面且延伸至与第二侧面相邻的其他四个侧面，第二电阻558延伸至第四电极层517靠近第八侧边的一端且与第一电极层512靠近第二侧边的一端形成间隙。

需要说明的是，在其他实施方式中，第一表面、第二表面5112、第三表面5141及第四表面5161也可为正方形。

上述片式复合元器件500，通过第一电极层512及第四电极层517与外部线路形成电连接。第二电极层513、第三电极层515及第二介质层514形成电容，位于第一电极层512及第一侧电极534之间的那部分第一电阻554、位于第四电极层517及第二侧电极538之间的那部分第二电阻558与电容之间形成电阻-电容-电阻的串联结构。

请参阅图7、图8和图9，另一实施方式的片式复合元器件700的结构与片式复合元器件100的结构大致相同，其不同在于：第一表面、第二表面7112、第三表面7141及第四表面7161均为正方形，第二电极层713完全覆盖第二表面7112，第三电极层715完全覆盖第三表面7141，第一电极层712与第一表面的四条侧边之间均形成有间隙，第四电极层717与第四表面7161的四条侧边之间均形成有间隙。

进一步的，在图示的实施方式中，第一表面具有第一侧边及与第一侧边相交的第二侧边，第四表面7161具有第七侧边及与第七侧边相交的第八侧边。第一侧边及第二侧边在第四表面7161的正投影与第七侧边及第八侧边组成正方形。第一电极层712与第一侧边及第二侧边之间形成宽度为0.2mm～0.5mm的间隙，第一电极层712与第一表面的另外两条侧边之间的间隙比第一电极层712与第一侧边及第二侧边之间的间隙大0.2mm～0.5mm。第四电极层717与第七侧边及第八侧边之间形成有宽度为0.2mm～0.5mm的间隙，第四电极层717与第四表面7161的另外两条侧边之间的间隙比第四电极层717与第七侧边及第八侧边之间的间隙大0.2mm～0.5mm。

侧电极730附着在陶瓷体710的其中一个侧面并且延伸至与该侧面邻接的其他四个侧面且与第一电极层712及第四电极层717之间形成间隙，电阻750覆盖侧电极730的表面且延伸至与侧电极730所在的侧面相邻的四个侧面。电阻750覆盖第四电极层717的一端从而与第四电极层717电连接，电阻750与第一电极层712之间形成间隙从而与第一电极层712绝缘。

在图示的实施方式中，陶瓷体710的长度(或宽度)比陶瓷体710的厚度大0.2mm以上。

上述片式复合元器件700的结构具有对称性，从而将侧电极730及电阻750附着在陶瓷体710的任意一个侧面上都可以，且不会引起片式复合元器件700的电阻值和电容量的差异，简化了制备工艺。

以上所述实施例仅表达了本实用新型的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。