图像传感器的制作方法

本申请主张于2016年1月4日提交的韩国专利申请No.10-2016-0000270号的权益，其通过引用并入本文，就如同完全写入本文一样。

发明背景

发明领域

本申请涉及图像传感器。

相关技术讨论

图像传感器是将光学图像转换成电信号的半导体器件。电荷耦合元件(CCD)图像传感器和互补金属氧化物半导体(CMOS)图像传感器是具有代表性的图像传感器。

一般而言，CMOS图像传感器可根据晶体管的数目分成3T型、4T型或5T型图像传感器。型号中晶体管的数目构成像素单元。根据像素单元的型号，像素单元可包括至少一个晶体管(如，传输晶体管[TX]、复位晶体管[RX]、选择晶体管[SX]和/或驱动晶体管)。

技术实现要素：

于是，本发明指向一种图像传感器，其基本消除了由于相关技术的局限性和缺陷所导致的一个或多个问题。

本发明的目的在于提供一种图像传感器，其能够使闪烁像素的比例或数量、时变噪声和/或功耗最小化。

本发明的额外优点、目的和特征将在随后的说明书中列出一部分，在了解以下内容后一部分对本领域技术人员而言将变得显而易见或者可通过实践本发明而习得。本发明的目的和其他优点可通过说明书和权利要求以及附图中特别指出的结构来实现和获得。

为实现这些目的和其他优点，并根据本发明如本文中体现且广泛描述的意图，图像传感器可包括：具有多个像素单元的像素阵列；配置成驱动像素阵列的控制器；以及配置成将像素阵列的感测信号转换成数字信号的模拟-数字转换模块，其中，每个像素单元包括在半导体衬底上或之上的光电二极管和多个晶体管，每个晶体管包括栅电极和栅极介电层，各栅极介电层具有一厚度，且栅极介电层中至少一个的厚度不同于其他栅极介电层中至少一个的厚度。

栅极介电层中至少一个的厚度可小于其他栅极介电层的厚度。

其他栅极介电层中至少一个的厚度可不同于其他栅极介电层中另一个的厚度。

栅极介电层中至少一个的厚度可小于其他栅极介电层中至少另一个的厚度，且等于其他栅极介电层中另一个的厚度。

栅极介电层中至少一个的厚度可小于其他栅极介电层中至少一个的厚度，且可大于其他栅极介电层中另一个的厚度。

根据本发明的另一方面，图像传感器可包括：具有多个像素单元的像素阵列；配置成驱动像素阵列的控制器；以及配置成将像素阵列的感测信号转换成数字信号的模拟-数字转换模块，其中：每个像素单元包括在半导体衬底中的光电二极管和在半导体衬底上和/或中彼此隔开的传输晶体管、复位晶体管、驱动晶体管和选择晶体管，传输晶体管包括第一栅电极和第一栅极介电层，复位晶体管包括第二栅电极和第二栅极介电层，驱动晶体管包括第三栅电极和第三栅极介电层，选择晶体管包括第四栅电极和第四栅极介电层，并且第一、第二、第三或第四栅极介电层中至少一个的厚度不同于其他栅极介电层的厚度。

第三栅极介电层的厚度可小于第一栅极介电层、第二栅极介电层或第四栅极介电层的厚度。

第三栅极介电层的厚度可小于第一栅极介电层的厚度、第二栅极介电层的厚度和第四栅极介电层的厚度。

第三栅极介电层的厚度可等于第一栅极介电层、第二栅极介电层和第四栅极介电层中一个的厚度。

第一栅极介电层、第二栅极介电层和第四栅极介电层中至少一个的厚度可小于第一、第二和第四栅极介电层中其他栅极介电层的厚度。

第二栅极介电层的厚度可小于第一栅极介电层的厚度和第四栅极介电层的厚度。

第一栅极介电层的厚度和第四栅极介电层的厚度可彼此相同。

第一栅极介电层的厚度可与第三栅极介电层的厚度相同。

第一栅极介电层可在半导体衬底和第一栅电极之间，第二栅极介电层可在半导体衬底和第二栅电极之间，第三栅极介电层可在半导体衬底和第三栅电极之间，且第四栅极介电层可在半导体衬底和第四栅电极之间。

第一、第二、第三和第四栅极介电层可在半导体衬底上彼此隔开。

第三栅极介电层的厚度可大于或等于1nm且小于6nm，且第一栅极介电层、第二栅极介电层和第四栅极介电层中每一个的厚度可大于或等于6nm且小于或等于10nm。

根据本发明的另一方面，图像传感器可包括：感测区，其包括具有多个像素单元的像素阵列；配置成控制感测区的数字区；以及配置成将感测区的信号转换成数字信号的模拟区，其中每个像素单元包括光电二极管、传输晶体管、复位晶体管、驱动晶体管和选择晶体管，传输晶体管、复位晶体管、驱动晶体管和选择晶体管中的每一个包括具有一独立厚度的栅极介电层，传输晶体管、复位晶体管、驱动晶体管和选择晶体管中至少一个栅极介电层的厚度不同于传输晶体管、复位晶体管、驱动晶体管和选择晶体管中至少另一个的厚度，数字区包括至少一个第一晶体管，模拟区包括至少一个第二晶体管，第一和第二晶体管中的每一个包括具有一厚度的栅极介电层，并且传输晶体管、复位晶体管、驱动晶体管和选择晶体管中每一个栅极介电层的厚度小于第一和第二晶体管的栅极介电层的厚度。

应理解，本发明的前述一般说明和以下的具体实施方式为示例性和说明性的，旨在提供对所主张的本发明的进一步说明。

附图说明

附图，被包括以提供对本发明的进一步理解且并入本申请中并构成本申请的一部分，附图示出了本发明的实施例，并与说明书一起用来解释本发明的原则。附图中：

图1是说明根据本发明一个或多个实施例的示例性图像传感器的框图；

图2是说明图1中所示的示例性像素单元的布局；

图3是说明图2中示出的示例性像素单元的电路图；

图4是说明根据本发明一个或多个实施例、于图2中示出的示例性像素单元沿线A-B的截面图；

图5是说明根据本发明一个或多个其他实施例、于图2中示出的示例性像素单元沿线A-B的截面图；

图6是说明根据本发明一个或多个进一步的实施例、于图2中示出的示例性像素单元沿线A-B的截面图；

图7是说明根据本发明一个或多个实施例的示例性传感区、示例性模拟区、及示例性数字区的截面图；和

图8是一示例性驱动晶体管的噪声直方图。

具体实施方式

下文中，将参照附图详细描述本发明的示例性实施例。

在实施例的以下说明中，应理解：当提及一层、膜、区域、图案或结构在一衬底或另一层、膜、区域、垫或图案“上”或“下”时，其可直接地或间接地在其他层、膜、区域、图案或结构上，或者也可存在一个或多个介于中间的层、膜、区域、图案和结构。参照附图描述各层的这种定位。说明书全文中使用相同的附图标记指代相同的构成元件。

图1是说明根据本发明一个或多个实施例的示例性图像传感器的框图。图2说明图1中所示的示例性像素单元的布局。图3是说明图2中所示的示例性像素单元的电路图。

示例性数字转换模块

参照图1-3，图像传感器，根据本发明由附图标记“100”指代，包括控制器110、像素阵列120和模拟-数字转换模块130。

控制器110输出用于控制像素阵列120的控制信号(如，复位信号RX、传输信号TX和选择信号SE)和用于控制模拟-数字转换模块130的控制信号(Sc)。

示例性像素单元

像素阵列120包括多个像素单元P₁₁至P_nm(n和m为自然数)。像素单元P₁₁至P_nm可以行和列的矩阵形式布置。像素单元P₁₁至P_nm中的每一个可包括光电转换器件，其感测光并将光转换成电信号。

像素阵列120可包括感测线，其分别连接至像素单元P₁₁至P_nm的输出端。

像素单元P₁₁至P_nm中的每一个可包括光电二极管210以及第一、第二、第三和第四晶体管220、230、240和250，如图2所示。像素单元P₁₁至P_nm的形状可彼此相同。

例如，第一晶体管220可以是传输晶体管，第二晶体管230可以是复位晶体管，第三晶体管240可以是驱动晶体管，而第四晶体管250可以是选择晶体管。像素单元P₁₁至P_nm中的每一个可进一步包括电流源260，如图3所示。

参照图3，光电二极管210可连接在第一电源GND和传输晶体管220之间，以吸收光并利用吸收的光来产生电荷。第一电源GND可以是地电压或地电位。

传输晶体管220可连接在感测节点FD和光电二极管210之间。一般而言，传输晶体管220可由来自控制器110的传输信号TX控制(图1)。传输晶体管220可将光电二极管210产生的电荷传输至感测节点FD以响应传输信号TX。在此，感测节点FD可以是浮动扩散区。

复位晶体管230可连接在第二电源PVDD和感测节点FD之间。复位晶体管230可由来自控制器110的复位信号RX控制。第二电源PVDD可以是全轨电压(full-rail voltage)或电源(如，3.3V、3V、2.5V、1.8V、1.5V等)。晶体管230可使像素单元P₁₁至P_nm复位以响应复位信号RX。

驱动晶体管240可连接在选择晶体管250的终端(如源极或漏极)和第二电源PVDD之间。驱动晶体管240的栅极可连接至感测节点FD。可控制驱动晶体管240以响应感测节点FD上的电压。驱动晶体管240和电流源260可构成源极跟随器并可用作缓冲器。

选择晶体管250可连接在驱动晶体管240和电流源260之间。选择晶体管250可由来自控制器110的选择信号SE控制，并可输出感测信号V_a至输出端。在此，输出端可以是选择晶体管250和电流源260之间的存取节点。感测信号V_a可以是输出端上根据光电二极管210上感测的电荷量或从光电二极管210感测的电荷量的信号输出。电流源260可连接在选择晶体管250和第一电源GND之间。

模拟-数字转换模块130对像素阵列120的感测信号V_a(如，模拟信号)输出进行取样并将取样的感测信号V_a转换成数字信号D_c。

模拟-数字转换模块130可进行相关的双采样(CDS)以去除像素中的固定图形噪声。

相关的双采样可指第一数字数据信号或值Drst与第二数字数据信号或值Dsig之间的差异计算(例如，Dsig-Drst)。通常，在像素单元复位时像素单元输出的第一感测信号Vret被转换成第一数字数据信号或值Drst，像素单元对应于外部图像信号输出的第二感测信号Vsig被转换成第二数字数据信号或值Dsig。

例如，模拟-数字转换模块130可包括进行相关双采样的CDS处理器和将CDS处理器的输出转换成数字信号Ds的模拟-数字转换器。

例如，CDS处理器可包括开关、电容器和差分放大器。然而，实施例并不限于此，可采用各种类型的处理器。

例如，模拟-数字转换模块130可包括斜坡信号发生器、比较器和计数器。然而，实施例并不限于此，可实施为各种类型的模拟-数字转换器中的任意一种。

图像传感器100可进一步包括用于存储模拟-数字转换模块130输出的数字信号Ds的数据存储单元140，例如锁存单元。

控制器110可包括产生时序信号的时序控制器，和提供驱动信号TX、RX和SE的驱动器，驱动信号TX、RX和SE驱动像素阵列120的像素单元中的晶体管。另外，控制器110可包括输入/输出单元，其控制输入至时序控制器和驱动器的信号和/或时序控制器和驱动器输出的信号，以及从时序控制器至模拟-数字转换模块130的信号。

图4是说明根据本发明一个或多个实施例、于图2中示出的示例性像素单元沿线A-B的截面图。

参照图4，像素单元410可包括半导体衬底310，器件隔离层325，光电二极管210，第一、第二、第三和第四栅极334、344、354和364，第一、第二、第三和第四栅极介电层331-1至331-4，间隔器350以及第一、第二、第三和第四杂质区372、374、376和378。

例如，半导体衬底310可包括硅衬底312和外延层(如epi层)314。硅衬底312可包括具有高浓度的第一导电型杂质(如，P++)的单晶或多晶半导体(如，硅)，外延层314可具有低浓度的第一导电型杂质(如，P-)。外延层314可通过外延工艺形成于半导体衬底310上。然而，实施例并不限于此。

例如，注入到外延层314中的P型杂质的浓度可低于注入或以其他方式导入到硅衬底312中的P型杂质的浓度，但实施例不限于此。由于外延层314具有低浓度的第一导电型杂质，光电二极管210的耗尽区可相对较宽且较深。结果，低压光电二极管收集光电荷的能力和光敏性可相对较高。

器件隔离层325可位于半导体衬底310中并界定有源区和器件隔离区325。或者，器件隔离层325可位于外延层314中。在任何情况下，器件隔离层325可通过浅沟槽隔离工艺或硅局部氧化(LOCOS)工艺形成。

第一、第二、第三和第四栅极334、344、354和364可位于半导体衬底310的上表面上，并可彼此隔开。

第一栅极334可以是传输晶体管栅极，第二栅极344可以是复位晶体管栅极，第三栅极354可以是驱动晶体管栅极，第四栅极364可以是选择晶体管栅极。

间隔器350可分别位于第一、第二、第三和第四栅极334、344、354和364中每一个的侧壁上。

第一、第二、第三和第四栅极334、344、354和364可分别包括栅极介电层331-1至331-4和栅电极332-1至332-4。

例如，第一栅极334可位于半导体衬底310的上表面上。第一栅极334可包括第一栅电极332-1，传输信号TX施加至该第一栅电极332-1，第一介电层331-1可位于半导体衬底310的上表面和第一栅电极332-1之间。

此外，第二栅极344可位于半导体衬底310的上表面上。第二栅极344可包括第二栅电极332-2，复位信号RX施加至该第二栅电极332-2，第二介电层331-2可位于半导体衬底310的上表面和第二栅电极332-2之间。

此外，第三栅极354可包括位于半导体衬底310的上表面上的第三栅电极332-3，第三介电层331-3可位于半导体衬底310的上表面和第三栅电极332-3之间。

此外，第四栅极364可位于半导体衬底310的上表面上。第四栅极364可包括第四栅电极332-4，选择信号SE施加至该第四栅电极332-4，第四介电层331-4可位于半导体衬底310的上表面和第四栅电极332-4之间。

栅极介电层331-1至331-4以及栅电极332-1至332-4可依次形成于半导体衬底310上。第一至第四栅极介电层331-1至331-4中的每一个可包括氧化层和/或氮化层。第一至第四栅极介电层331-1至331-4中的每一个可以是单层或者可包括多个层。第一至第四栅电极332-1至332-4中的每一个可包括多晶硅，并且可选择地包括金属硅化物，但实施例并不限于此。

像素单元410的光电二极管210可位于半导体衬底310在器件隔离层325与第一栅极334之间的光接收区P1×P2中(见如图2)。光电二极管210的一端可与第一栅极334的一端或第一栅极334的间隔器相接触。光接收区P1×P2可以是半导体衬底310的有源区，其形成了用于感测光的光电二极管210。

光电二极管210可以是一区域或者包括一区域，其中杂质注入到半导体衬底310在光接收区P1×P2的有源区中。光电二极管210可包括具有第二导电型杂质的第一区382和具有第一导电型杂质的第二区384，它们沿垂直方向在半导体衬底310中顺序形成。在此，垂直方向可以是沿着从半导体衬底310内至外延层314内最短线的方向。因此，第二区384的最低边缘或边界可在第一区382的最低边缘或边界之上。

第一区382可以是第二导电型杂质(如，n型杂质)以第一能量注入到半导体衬底310中的区域。第一区382和p型半导体衬底310可形成pn结。

第二区384可在第一区382中形成，通常以低于第一区的能量。第二区384的下表面可以在第一区382的下表面之上。第二区384的一侧可与第一栅极334或第一栅极334的间隔器相接触。

第二区384可以是高浓度的第一导电型(如，P+型)杂质注入的区域。第二区384可防止悬空键在光电二极管210中或光电二极管210上生成，并防止暗电流沿光电二极管210的上表面流过。或者，可省略第二区384。

杂质区327可位于半导体衬底310中、环绕器件隔离层325的外周表面。由此，可减少或防止从第二区384沿器件隔离层325流过的漏电流，并可减少或防止相邻像素单元之间的串扰。

第一杂质区372可位于半导体衬底310中、在第一栅极334和第二栅极344之间。第一杂质区372可包括第二导电型杂质注入到半导体衬底310中的区域。第一杂质区372可包括图2和3中所示的扩散区。

第二杂质区374可位于半导体衬底310中、在第二栅极344和第三栅极354之间。第三杂质区376可位于半导体衬底310中、在第三栅极354和第四栅极364之间。第四杂质区378可在第四栅极364和器件隔离层325之间。第二、第三和第四杂质区374、376和378可作为复位晶体管230、驱动晶体管240和选择晶体管250中一个或多个的源极和/或漏极。

像素单元410的第一、第二、第三和第四介电层331-1至331-4中至少一个的厚度可不同于其他介电层331-1至331-4。

例如，驱动晶体管240的第三栅极介电层331-3的厚度T3可小于传输晶体管220的第一栅极介电层331-1的厚度T1、复位晶体管230的第二栅极介电层331-2的厚度T2以及选择晶体管250的第四栅极介电层331-4的厚度T4(如，T3＜T1、T2和T4)。

此外，传输晶体管220的第一栅极介电层331-1的厚度T1、复位晶体管230的第二栅极介电层331-2的厚度T2和选择晶体管250的第四栅极介电层331-4的厚度T4可彼此相同。

第三栅极介电层331-3的厚度T3可大于或等于1nm并小于6nm(如，1nm≤T3＜6nm)。

另外，根据一个或多个进一步的实施例，第三栅极介电层331-3的厚度T3可大于或等于3nm并小于或等于4nm(如，3nm≤T3≤4nm)。

或者，根据一个或多个进一步的实施例，第三栅极介电层331-3的厚度T3可大于或等于1nm并小于或等于3nm(如，1nm≤T3≤3nm)。

T1、T2和T4可大于或等于6nm并小于或等于10nm(如，6nm≤T1、T2和T4≤3nm)。

一般而言，低频噪声是指在低于或等于100kHz的频率时产生的噪声。低频噪声可大体分为闪烁噪声和随机电报信号(RTS)噪声。一般而言，由于驱动晶体管的RTS噪声，图像传感器由像素阵列的像素所产生的噪声是时变噪声。

RTS噪声与横跨驱动晶体管的栅极介电层的电容成反比，横跨栅极介电层的电容与栅极介电层的厚度成反比。因此，RTS噪声可与驱动晶体管的栅极介电层的厚度成正比。

像素阵列120中每个像素单元410的驱动晶体管240的第三栅极介电层331-3的厚度T3可小于传输晶体管220的第一栅极介电层331-1的厚度T1、复位晶体管230的第二栅极介电层331-2的厚度T2以及选择晶体管250的第四栅极介电层331-4的厚度T4。因此，驱动晶体管240产生的RTS噪声和像素阵列中的时变噪声可降低。

图8是驱动晶体管的噪声直方图。参照图8，g1显示驱动晶体管的噪声直方图，该驱动晶体管包括的栅极介电层的厚度与传输晶体管、复位晶体管和选择晶体管的栅极介电层的厚度相同(以下称为“情况1”)。例如，在情况1中，驱动晶体管的栅极介电层的厚度大于或等于6nm。

参照图8，g2显示根据一个实施例的驱动晶体管的噪声直方图，该驱动晶体管包括的栅极介电层的厚度小于传输晶体管、复位晶体管和选择晶体管的栅极介电层的厚度(以下称为“情况2”)。例如，在情况2中，驱动晶体管的栅极介电层的厚度小于6nm。

参照图8，g2直方图的尾部短于g1。也就是说，在低频区，情况2中的噪声小于情况1中的噪声。使用高斯直方图比较g1和g2，根据本发明的图像传感器的效率更高。如上所述，驱动晶体管的RTS噪声可降低。因此，图像中闪烁像素的数量和/或比例以及图像传感器的时变噪声可降低。

图5是说明根据本发明一个或多个其他实施例、于图2中示出的像素单元沿线A-B的截面图。上述图4中引用的附图标记在图5中指代相同的构成要素。下文中相同构成要素的说明可简化或省略。

参照图5，像素单元420的第一、第二、第三和第四栅极介电层431-1至431-4的厚度可不同于图4中所述的厚度。

图5示出像素单元420中第一、第二、第三和第四晶体管220-1至250-1的第一、第二、第三和第四栅极介电层431-1至431-4以及第一、第二、第三和第四栅电极432-1至432-4。

在图4中，传输晶体管220的第一栅极介电层331-1的厚度、复位晶体管230的第二栅极介电层331-2的厚度以及选择晶体管250的第四栅极介电层331-4的厚度彼此相同。然而，在图5中，以上厚度中的至少一个可不同。

在图5中，驱动晶体管240-1的第三栅极介电层431-3的厚度T31可小于传输晶体管220-1的第一栅极介电层431-1的厚度T11、复位晶体管230-1的第二栅极介电层431-2的厚度T21以及选择晶体管250-1的第四栅极介电层431-4的厚度T41(如，T31＜T11、T21和T41)。

此外，复位晶体管230-1的第二栅极介电层431-2的厚度T21可小于传输晶体管220-1的第一栅极介电层431-1的厚度T11和选择晶体管250-1的第四栅极介电层431-4的厚度T41(如，T21＜T11和T41)。

例如，T31可与图4中的T3相同或基本相似，T21可大于或等于6nm并小于8nm(如，6nm≤T21＜8nm)。另外，T11和T41可大于或等于8nm并小于或等于10nm(如，8nm≤T11和T41≤10nm)。

由于第二栅极介电层431-2的厚度T21可小于第一栅极介电层431-1的厚度T11和第四栅极介电层431-4的厚度T41，复位晶体管230-1的RTS噪声和像素阵列的时变噪声可降低。因此，可改善图像传感器的噪声特性。

在其他实施例中，传输晶体管的第一栅极介电层的厚度可小于复位晶体管的第二栅极介电层的厚度和选择晶体管的第四栅极介电层的厚度。

在一个或多个进一步的实施例中，选择晶体管的第四栅极介电层的厚度可小于传输晶体管的第一栅极介电层的厚度和复位晶体管的第二栅极介电层的厚度。

图6是说明根据本发明的其他实施例、于图2中示出的示例性像素单元沿线A-B的截面图。上述图4中引用的附图标记在图6中指代相同的构成要素。因此，相同构成要素的描述可简化或省略。

图6示出像素单元430中包括的第一、第二、第三和第四晶体管220-2至250-2的第一、第二、第三和第四栅极介电层531-1至531-4以及第一、第二、第三和第四栅电极532-1至532-4。传输晶体管220-2的第一栅极介电层531-1的厚度T12、复位晶体管230-2的第二栅极介电层531-2的厚度T22和选择晶体管250-2的第四栅极介电层531-4的厚度T42中的至少一个可与驱动晶体管240-2的第三栅极介电层531-3的厚度T32相同或基本相似。另外，传输晶体管220-2的第一栅极介电层531-1、复位晶体管230-2的第二栅极介电层531-2和选择晶体管250-2的第四栅极介电层531-4的厚度中的至少一个可与驱动晶体管240-2的第三栅极介电层531-3的厚度T32相同。此外，驱动晶体管240-2的第三栅极介电层531-3的厚度T32可小于传输晶体管220-2的第一栅极介电层531-1、复位晶体管230-2的第二栅极介电层531-2和选择晶体管250-2的第四栅极介电层531-4中其他厚度中的一个。

例如，第一栅极介电层531-1的厚度T12可与第三栅极介电层531-3的厚度T32相同或基本相似。另外，第三栅极介电层531-3的厚度T32可小于第二栅极介电层531-2和第四栅极介电层531-4的厚度T22和T42中的每一个。例如，T32可与图4中的T3相同或基本相似。

另外，T12可大于或等于1nm且小于6nm(如，1nm≤T12＜6nm)。在另一实施例中，T12可大于或等于3nm且小于或等于4nm(如，3nm≤T12≤4nm)。在进一步的实施例中，T12可大于或等于1nm且小于或等于3nm(如，1nm≤T12≤3nm)。

例如，T22和T42可大于或等于6nm且小于或等于10nm(如，6nm≤T22和T42≤10nm)。

如上所述，根据本发明的实施例，像素阵列120中像素单元的驱动晶体管的厚度可小于其他晶体管中至少一个的厚度。结果，RTS噪声和时变噪声可降低。因此，图像中闪烁像素的数量和/或比例可降低，且时变噪声可降低。

图1中的图像传感器100可划分成感测区SA、数字区DA和模拟区AA。

感测区SA可包括像素阵列120。数字区DA可包括控制器110、行驱动器和数据存储单元140。模拟区AA可包括模拟-数字转换模块130。

图7是说明根据本发明一个或多个实施例的感测区、模拟区和数字区的截面图。

参照图7，像素阵列120中的像素单元P₁₁至P_nm可位于感测区SA中。像素单元的截面图可与图4相同或基本相似。因此，图7中像素单元的描述可与上述图4相同或基本相似。

参照图7，在数字区DA中，至少一个数字栅极710(以下称为“第五栅极”)可位于半导体衬底310上或之上。此外，在模拟区AA中，至少一个模拟栅极720(以下称为“第六栅极”)可位于半导体衬底310上或之上。间隔器350-1可分别位于第五和第六栅极710和720的侧壁上。

第五栅极710可以是数字区DA中各器件的栅极。例如，第五栅极710可以是时序栅极控制器、驱动器、输入/输出单元和数字存储单元140中包括的各晶体管的栅极。

第五栅极710可包括第五栅电极712和第五栅极介电层714。第六栅极720可包括第六栅电极722和第六栅极介电层724。

第六栅极720可以是构成模拟-数字转换模块130的器件的栅极。例如，第六栅极720可以是模拟-数字转换模块130的CDS处理器和模拟-数字转换器中各晶体管的栅极。

第一杂质区732(如，源区)可位于半导体衬底310在第五栅极710一侧的一个区域中。第二杂质区734(如，漏区)可位于半导体衬底310在第五栅极710相反侧的另一区域中。

此外，第三杂质区736(如，源区，或替代性地，发射或集电区)可位于半导体衬底310在第六栅极720一侧的一个区域中。第四杂质区738(如，漏区，或替代性地，其他的发射和集电区)可位于半导体衬底310在第六栅极720相反侧的另一区域中。

图4中所示的像素单元410的第一、第二、第三和第四栅极介电层331-1至331-4中每一个的厚度小于第五栅极介电层714的厚度和第六栅极介电层724的厚度。

像素单元410的第一、第二、第三和第四栅极介电层331-1至331-4中每一个的厚度小于第五和第六栅极介电层714和724中每一个的厚度。结果，提供至像素单元410的第一、第二、第三和第四晶体管220至250的第一、第二、第三和第四栅电极332-1至332-4的电压可降低，因此降低了根据本发明实施例的功耗。

另外，像素单元410的第一、第二、第三和第四栅极介电层331-1至331-4中每一个的厚度小于第五和第六栅极介电层714和724中每一个的厚度。结果，电荷转移至传输晶体管220的光电二极管中浮动扩散区FD的效率可增加，且复位晶体管230、驱动晶体管240和选择晶体管250的阈值电压可降低，因此增加了像素输出的摆动幅度。

根据本发明实施例，由于像素单元中晶体管的栅极介电层的厚度相对较薄，尽管供给至像素单元中晶体管的栅电极的电压可降低，也可防止像素单元的电荷转移效率的降低。

此外，根据本发明实施例，由于像素单元中晶体管的栅极介电层的厚度相对较薄，还可防止像素输出由于晶体管阈值电压的增加而导致的摆动幅度的任何降低。

图7示出图4中所示的示例性像素单元，但实施例并不限于此。在其他实施例中，图7中感测区SA的像素单元可与图5和6中所示的像素单元相同或基本相似。因此，图5和6的说明也可适用或替代性地适用。

制备本图像传感器的示例性方法可包括通过很大程度上传统的工艺来形成图像传感器，具有以下变化。

示例性方法可包括形成如上所述具有不同厚度的第一、第二、第三和第四栅极介电层。例如，具有第一和第二不同厚度的栅极介电层可在不同时间形成于衬底暴露出的上表面上。首先，图像传感器中将要形成具有第二栅极介电厚度的晶体管的区域被掩蔽(如，使用光阻材料)。在未掩蔽区域中生长具有第一厚度(如，6nm-10m)的栅极介电层。接下来，图像传感器中形成具有第一栅极介电厚度的晶体管的区域被掩蔽(如，使用光阻材料)。在未掩蔽区域中生长具有第二厚度(如，从1nm到小于6nm)的栅极介电层。具有第一和第二不同厚度的栅极介电层可以相反的顺序形成(即，首先是第二厚度，然后是第一厚度)。

在形成具有第三厚度的栅极介电层的示范例中，具有第二和第三厚度的栅极介电层可被掩蔽，然后生长具有第一厚度(如，6nm-10nm)的栅极介电层。然后，具有第一和第三厚度的栅极介电层可被掩蔽，生长具有第二厚度(如，3nm-4nm)的栅极介电层。随后，具有第一和第二厚度的栅极介电层可被掩蔽，生长具有第三厚度(如，1nm-3nm)的栅极介电层。具有第一、第二和第三不同厚度的栅极介电层可以基本上任意的顺序形成(即，首先是第二厚度，接下来是第一厚度，然后是第三厚度)。

随后，栅电极层形成于栅极介电层的上表面上，栅电极和栅极介电层具有传统图案。接下来，一个或多个间隔器介电层沉积在衬底上和栅极的侧面上，间隔器通过各向同性(定向性)蚀刻形成。如图所示，植入区可按照惯例在衬底中形成。

根据上述说明显而易见，本发明有利地减少了闪烁像素的数量和/或比例、像素的时变噪声和功耗。

对本领域技术人员而言，显而易见地，在不脱离本发明实质或范围的情况下，可对本发明作出各种改型和变化。因此，本发明旨在涵盖落入所附权利要求和其等同物的范围内的改型和变化。