在封装层中包括配置为电感器的导电薄片的集成器件封装的制作方法

相关申请的交叉引用

本申请要求于2015年2月25日向美国专利商标局提交的非临时申请no.14/631,391的优先权和权益，其全部内容通过援引纳入于此。

背景

领域

各种特征涉及在封装层中包括被配置为电感器的导电薄片的集成器件封装。

背景

图1解说了包括第一管芯102和封装基板106的集成器件封装100。封装基板106包括电介质层和多个互连110。封装基板106是层压基板。多个互连110包括迹线、焊盘和/或通孔。第一管芯102通过第一组焊球112耦合到封装基板106。封装基板106通过第二组焊球116耦合到印刷电路板(pcb)108。图1解说了电感器120被安装在pcb108上。电感器120位于集成器件封装100的外部，并且占据pcb108上的大量占用空间。

图1中示出的电感器120的一个缺点在于，其创建了具有对于移动计算设备和/或可穿戴计算设备的需求而言可能过大的形状因子的器件。这可能导致过大和/或过厚的器件。即，图1中示出的集成器件封装100、电感器120和pcb108的组合可能过厚和/或具有过大以至于不能满足移动计算设备和/或可穿戴计算设备的需求/要求的表面面积。

因此，存在对具有更好的形状因子、而同时满足移动计算设备和/或可穿戴计算设备的需求和/或要求的集成器件封装的需求。

概述

各种特征涉及包括封装层中被配置为电感器的导电薄片的集成器件封装。

第一示例提供了一种集成器件封装，其包括封装基板、耦合到所述封装基板的管芯、对所述管芯进行封装的封装层、以及被配置成作为电感器来操作的导电材料的至少一个薄片，其中，导电材料的所述至少一个薄片至少部分地被所述封装层封装。

第二示例提供了一种用于制造集成器件封装的方法。所述方法提供封装基板。所述方法将管芯耦合到所述封装基板。所述方法将导电材料的至少一个薄片耦合到所述封装基板，其中，导电材料的所述至少一个薄片被形成为作为电感器来操作。所述方法形成封装层，所述封装层至少部分地封装所述管芯和导电材料的所述至少一个薄片。

附图

在结合附图理解下面阐述的详细描述时，各种特征、本质和优点会变得明显，在附图中，相同的附图标记始终作相应标识。

图1解说了集成器件封装。

图2解说了在封装层中包括被配置为电感器的导电薄片的集成器件封装的示例的剖面图。

图3解说了被配置为电感器的导电薄片的倾斜视图。

图4解说了被配置为电感器的导电薄片的剖面图。

图5解说了被配置为电感器的导电薄片的平面图(例如，俯视图)。

图6解说了用于提供/制造被配置为电感器的导电薄片的示例性序列。

图7解说了用于提供/制造被配置为电感器的导电薄片的方法的示例性流程图。

图8解说了被配置为另一电感器的导电薄片的倾斜视图。

图9解说了被配置为另一电感器的导电薄片的剖面图。

图10解说了在封装层中包括被配置为电感器的导电薄片的集成器件封装的示例的剖面图。

图11解说了被配置为电感器的导电薄片的倾斜视图。

图12解说了用于提供/制造在封装层中包括被配置为电感器的导电薄片的集成器件封装的示例性序列。

图13解说了用于提供/制造在封装层中包括被配置为电感器的导电薄片的集成器件封装的方法的示例性流程图。

图14(包括图14a-14b)解说了用于提供/制造在封装层中包括被配置为电感器的导电薄片的集成器件封装的示例性序列。

图15解说了用于提供/制造在封装层中包括被配置为电感器的导电薄片的集成器件封装的方法的示例性流程图。

图16解说了被配置为电感器的导电薄片的平面图(例如，俯视图)。

图17解说了半加成图案化(sap)工艺的示例。

图18解说了镶嵌工艺的示例。

图19解说了可集成本文所描述的集成器件封装、半导体器件、管芯、集成电路和/或pcb的各种电子设备。

详细描述

在以下描述中，给出了具体细节以提供对本公开的各个方面的透彻理解。然而，本领域普通技术人员将理解，没有这些具体细节也可实践这些方面。例如，电路可能用框图示出以避免使这些方面湮没在不必要的细节中。在其他实例中，公知的电路、结构和技术可能不被详细示出以免湮没本公开的这些方面。

一种集成器件封装包括封装基板、耦合到封装基板的管芯、对管芯进行封装的封装层、以及被配置成作为电感器来操作的导电材料的至少一个薄片。导电材料的薄片至少部分地被封装层封装。在一些实现中，导电材料的薄片可被配置成作为螺线管电感器来操作。导电材料的薄片包括第一薄片部分以及耦合到第一薄片部分的第二薄片部分。第一薄片部分和第二薄片部分形成电感器的第一绕组。导电材料的薄片还包括耦合到第一薄片部分的第一端子部分、以及耦合到第二薄片部分的第二端子部分。第一薄片部分形成在该薄片的第一层上，并且第二薄片部分形成在该薄片的第二层上。

包括被配置为电感器的导电材料的薄片的示例性集成器件封装

图2解说了在封装层中包括被配置成作为电感器来操作的导电薄片的集成器件封装的示例。具体而言，图2解说了集成器件封装200的示例，其包括基板202、管芯204、薄片206、以及封装层208。基板202可以是封装基板和/或中介体。管芯204耦合(例如，安装)到基板202。更具体而言，管芯204通过第一组焊球240耦合到基板202。在一些实现中，管芯204可以不同方式耦合到基板202。例如，管芯204可通过柱和/或焊料耦合到基板202。

薄片206耦合到基板202。薄片206可以是被形成和/或配置成作为电感器来操作的导电材料的至少一个薄片。电感器可包括一组绕组。电感器可以是螺线管电感器。以下在图3中进一步详细描述了薄片206和电感器。

封装层208至少部分地封装管芯204和薄片206。封装层208可包括至少模塑和/或树脂填料中的一者。在一些实现中，封装层208可以是可光刻图案化层。可光刻图案化层/材料是光可蚀刻的材料。即，可光刻图案化层/材料由能够通过将材料经由掩膜(例如，光掩膜)暴露于光源(例如，紫外(uv)光)而被蚀刻和/或移除(例如，通过光刻工艺)的材料制成。

如图2中所示，基板202包括至少一个电介质层220、若干个互连221(例如，迹线、焊盘、通孔)、阻焊层222、以及焊盘223。互连是器件(例如，集成器件、集成器件封装、管芯)和/或基底(例如，封装基板、印刷电路板、中介体)的允许或促成两个点、元件和/或组件之间的电连接的元件或组件。在一些实现中，互连可包括迹线、通孔、焊盘、柱、重分布金属层、和/或凸块下金属化(ubm)层。在一些实现中，互连是为信号(例如，数据信号、接地信号、功率信号)提供电路径的导电材料。互连可包括一个以上的元件/组件。一组互连可包括一个或多个互连。图2进一步解说了焊盘223耦合到薄片206。焊盘223是互连的一种形式。在一些实现中，焊盘223通过导电接合材料耦合到薄片206。

图2进一步解说了集成器件封装200通过第二组焊球228耦合(例如，安装)到印刷电路板(pcb)250上。更具体而言，集成器件封装200的基板202通过第二组焊球228耦合到pcb250。在一些实现中，集成器件封装200可以不同方式耦合到pcb250。

图3解说了薄片206的倾斜视图。薄片206可以是包括被形成或配置成作为电感器来操作的导电材料的一个或多个薄片。在一些实现中，薄片206可具有大约10微米(μm)或更小的厚度。薄片206可包括电感部分301。薄片206的电感部分301可被形成和/或配置成作为电感器(例如，电感装置)来操作。在一些实现中，薄片206的电感部分301可被形成和/或配置成作为螺线管电感器(例如，螺线管电感装置)来操作。

电感部分301包括第一薄片部分302、第二薄片部分304、第三薄片部分312、第四薄片部分314、第五薄片部分322、第六薄片部分324、第七薄片部分332、第八薄片部分334、以及第九薄片部分342。在一些实现中，第一薄片部分302、第二薄片部分304、第三薄片部分312、第四薄片部分314、第五薄片部分322、第六薄片部分324、第七薄片部分332、第八薄片部分334、和/或第九薄片部分342中的一些或全部被形成和/或配置成作为电感器(例如，螺线管电感器)来操作。

第一薄片部分302耦合到第二薄片部分304。第二薄片部分304耦合到第三薄片部分312。第三薄片部分312耦合到第四薄片部分314。第四薄片部分314耦合到第五薄片部分322。第五薄片部分322耦合到第六薄片部分324。第六薄片部分324耦合到第七薄片部分332。第七薄片部分332耦合到第八薄片部分334。第八薄片部分334耦合到第九薄片部分342。

第一薄片部分302、第三薄片部分312、第五薄片部分322、第七薄片部分332、以及第九薄片部分342可由薄片206的第一层(例如，上层)形成。第二薄片部分304、第四薄片部分314、第六薄片部分324、以及第八薄片部分334由薄片206的第二层(例如，下层)形成。

第一薄片部分302和第二薄片部分304可形成电感器的第一绕组。第三薄片部分312和第四薄片部分314可形成电感器的第二绕组。第五薄片部分322和第六薄片部分324可形成电感器的第三绕组。第七薄片部分332和第八薄片部分334可形成电感器的第四绕组。

图3还解说了薄片206包括第一端子部分350、第二端子部分360、第三端子部分370、以及第四端子部分380。第一端子部分350和第二端子部分360可耦合到第一薄片部分302。第三端子部分370和第四端子部分380可耦合到第九薄片部分342。在一些实现中，薄片206的一个或多个端子部分可耦合到基板202(例如，可耦合到基板202的互连)。例如，薄片206的第二端子部分360可耦合到基板202的焊盘223。在一些实现中，使用导电接合材料将一个或多个端子部分耦合到基板202(例如，耦合到基板202的焊盘)。

要注意，薄片206的一部分(例如，第二薄片部分304、第一端子部分350)可包括薄片206的垂直部分、水平部分、非垂直部分(例如，对角部分)、非水平部分(例如，对角部分)。

包括被形成和/或配置成作为电感器(例如，螺线管电感器)来操作的电感部分301的薄片206提供了若干技术优点。第一，包括被形成为作为电感器来操作的电感部分301的薄片206提供了可在集成器件封装中实现的低剖面电感器。这种薄片占据集成器件封装中的非常少的占用空间，从而实现非常小形状因子的集成器件封装和/或低剖面集成器件封装。第二，具有电感部分301的薄片206提供了集成器件封装中的非常低成本或成本有效的电感器。第三，电感部分301的示例性设计提供了可在集成器件封装中实现的、具有相对高电感和/或高品质(q)因数的电感器。例如，在一些实现中，大致约4毫米(mm)x5.4毫米(mm)、并具有大约10微米(μm)或更小的厚度的薄片206可提供具有大约10纳亨(nh)或更大的电感的电感器。然而，薄片206的不同设计、形状、和大小可提供具有不同电感的电感器。

要注意，图3解说了被形成和/或配置成作为电感器来操作的导电材料的薄片的示例。然而，不同的实施例可使用具有不同形状、配置、和/或布置的一个或多个薄片。例如，不同的实现可包括不同数目的绕组、不同数目的端子部分、和/或具有不同尺寸(例如，不同长度、不同宽度)的部分。此外，不同的实现可形成针对薄片的不同部分的不同角度(例如，垂直角度、对角角度、45度角度)。

可通过将一个或多个薄片移除、弯曲、形成和/或塑形成特定的形状、配置、和/或布置的冲压工艺来形成薄片206的不同部分。以下在至少图6和7中进一步详细描述了用于制造薄片206的工艺的示例。

图4解说了薄片206的另一剖面图。如图4中所示，薄片206包括第一薄片部分302、第二薄片部分304、第一端子部分350、以及第二端子部分360。电感器包括第一薄片部分302和第二薄片部分304。电感器的内部区域400可由第一薄片部分302与第二薄片部分304之间的空间来限定。电感器的开口率可由电感器的内部区域400的最小尺寸(例如，最小直径)与电感器的内部区域400的最大尺寸(例如，最大直径)的比率来限定。在图4中，电感器具有长度(l)和高度(h)，并且长度(l)大于高度(h)。然而，不同的实现可具有长度(l)和高度(h)的不同值。在一些实现中，由第一薄片部分302与第二薄片部分304之间的空间限定的电感器的开口率是h:l，其中l大于h。在一些实现中，电感器的开口率是大约1:2或更小(例如，1:5)。

图5解说了薄片206的平面图(例如，俯视图)。如图5中所示，薄片206包括第一薄片部分302、第二薄片部分304、第三薄片部分312、第四薄片部分314、第五薄片部分322、第六薄片部分324、第七薄片部分332、第八薄片部分334、第九薄片部分342、第一端子部分350、第二端子部分360、第三端子部分370、和/或第四端子部分380，如上文先前提到的。

用于提供/制造包括被配置为电感器的导电材料的薄片的集成器件封装的示例性序列

在一些实现中，提供/制造包括被配置为电感器的导电材料的薄片的集成器件封装包括若干工艺。图6解说了用于提供/制造包括被配置为电感器的导电材料的薄片的集成器件封装的示例性序列。在一些实现中，图6的序列可用于提供/制造图2-5的薄片206和/或本公开中所描述的其他薄片。然而，出于简化的目的，将在提供/制造图3的薄片206的上下文中描述图6。

应当注意，图6的序列可组合一个或多个阶段，以便简化和/或阐明用于提供/制造被配置成作为电感器来操作的薄片的序列。在一些实现中，可改变或修改这些工艺的顺序。

阶段1解说了在提供薄片600之后的状态。薄片600可以是一个或多个薄片。薄片600由可塑(例如，非脆性)材料制成。薄片600由如下材料制成，该材料可用机械力或应力塑形、弯曲、折叠、伸展等等而材料不会断裂和/或破裂。薄片600可以是导电材料的薄片。例如，薄片600可包括金属(例如，铜)的一个或多个薄片。在一些实现中，薄片600可具有大约10微米(μm)或更小的厚度。

阶段2解说了在图案化薄片600之后的状态。即，阶段2解说了在移除薄片600的一些部分之后的状态。不同的实现可以不同方式移除薄片600的各部分。例如，可使用激光来切割并图案化薄片600。在另一示例中，可使用光刻工艺(例如，光蚀刻工艺)来蚀刻并图案化薄片600。在又一示例中，可使用轧压和/或冲压工艺来切割并图案化薄片。在一些实现中，可使用上述工艺中的两个或更多个工艺的组合来图案化薄片600。不同的实现可图案化具有不同形状和大小的薄片600。

阶段3解说了在冲压和/或轧压经图案化的薄片600以创建具有不同部分和不同层的薄片之后的状态。即，经图案化的薄片600的一些部分被冲压和/或轧压以形成被配置成作为电感器(例如，螺线管电感器)来操作的薄片。经图案化的薄片600的一些部分可被向上轧压，而经图案化的薄片600的其他部分可被向下轧压。一些部分可能不被轧压。冲压和/或轧压薄片600的工艺在薄片600中创建了不同的部分或区域。这些部分可具有不同的角度和/或对准。例如，冲压和/或工艺可创建垂直、水平、非垂直(例如，对角)、和/或非水平(例如，对角)的部分。在一些实现中，经图案化和冲压的薄片600类似于图3的薄片206。

阶段3解说了薄片600包括第一薄片部分602、第二薄片部分604、第三薄片部分612、第四薄片部分614、第五薄片部分622、第六薄片部分624、第七薄片部分632、第八薄片部分634、以及第九薄片部分642。在一些实现中，第一薄片部分602、第二薄片部分604、第三薄片部分612、第四薄片部分614、第五薄片部分622、第六薄片部分624、第七薄片部分632、第八薄片部分634、和/或第九薄片部分642中的一些或全部被形成和/或配置成作为电感器(例如，螺线管电感器)来操作。

第一薄片部分602、第三薄片部分612、第五薄片部分622、第七薄片部分632、以及第九薄片部分642可由薄片600的第一层(例如，上层)形成。第二薄片部分604、第四薄片部分614、第六薄片部分624、以及第八薄片部分634由薄片600的第二层(例如，下层)形成。

第一薄片部分602和第二薄片部分604可形成电感器的第一绕组。第三薄片部分612和第四薄片部分614可形成电感器的第二绕组。第五薄片部分622和第六薄片部分624可形成电感器的第三绕组。第七薄片部分632和第八薄片部分634可形成电感器的第四绕组。

图6还解说了薄片600包括第一端子部分650、第二端子部分660、第三端子部分670、以及第四端子部分680。第一端子部分650和第二端子部分660可耦合到第一薄片部分602。第三端子部分670和第四端子部分680可耦合到第九薄片部分642。

用于提供/制造包括被配置为电感器的导电材料的薄片的集成器件封装的方法的示例性流程图

图7解说了用于提供/制造包括被配置为电感器的导电材料的薄片的集成器件封装的方法700的示例性序流程图。在一些实现中，图7的方法700可用于提供/制造图2-5的薄片和/或本公开中被配置成作为电感器来操作的其他薄片。

应当注意，图7的流程图可组合一个或多个步骤和/或工艺，以便简化和/或阐明用于提供被配置成作为电感器来操作的薄片的方法。在一些实现中，可改变或修改这些工艺的顺序。

方法(在705处)提供导电材料的至少一个薄片。薄片由可塑(例如，非脆性)材料制成。薄片由如下材料制成，该材料可用机械力或应力塑形、弯曲、折叠、伸展等等而材料不会断裂和/或破裂。薄片可包括金属(例如，铜)的一个或多个薄片。在一些实现中，薄片可具有大约10微米(μm)或更小的厚度。在一些实现中，提供薄片包括制造薄片。在一些实现中，提供薄片包括从供应商接收至少一个薄片。

该方法(在710处)图案化薄片。在一些实现中，图案化薄片包括移除薄片的各部分。不同的实现可以不同方式移除薄片600的各部分。例如，可使用激光来切割并图案化薄片。在另一示例中，可使用光蚀刻工艺来蚀刻并图案化薄片。在又一示例中，可使用轧压和/或冲压工艺来切割并图案化薄片。在一些实现中，可使用上述工艺中的两个或更多个工艺的组合来图案化薄片。

该方法(在715处)通过冲压(例如，轧压)经图案化的薄片的各部分来形成电感器。即，经图案化的薄片的一些部分被冲压和/或轧压以形成被配置成作为电感器来操作的薄片部分。在一些实现中，经图案化的一些部分被冲压和/或轧压以形成被配置成作为螺线管电感器来操作的薄片部分。

包括被配置为电感器的导电材料的薄片的示例性集成器件封装

被配置成作为电感器来操作的导电材料的薄片可具有不同的形状和设计。上面的图3解说了被配置成作为电感器来操作的导电材料的薄片的一个示例。图8解说了被配置成作为电感器来操作的薄片800的另一示例。图8的薄片800类似于图3的薄片206，不同之处在于薄片800的一些部分位于不同层上。

薄片800可以是包括被形成或配置成作为电感器来操作的导电材料的一个或多个薄片。在一些实现中，薄片800可具有大约10微米(μm)或更小的厚度。薄片800可包括电感部分801。薄片800的电感部分801可被配置成作为电感器(例如，电感装置)来操作。在一些实现中，薄片800的电感部分801可被配置成作为螺线管电感器(例如，螺线管电感装置)来操作。

电感部分801包括第一薄片部分802、第二薄片部分804、第三薄片部分812、第四薄片部分814、第五薄片部分822、第六薄片部分824、第七薄片部分832、第八薄片部分834、以及第九薄片部分842。在一些实现中，第一薄片部分802、第二薄片部分804、第三薄片部分812、第四薄片部分814、第五薄片部分822、第六薄片部分824、第七薄片部分832、第八薄片部分834、和/或第九薄片部分842中的一些或全部被形成和/或配置成作为电感器(例如，螺线管电感器)来操作。

第一薄片部分802耦合到第二薄片部分804。第二薄片部分804耦合到第三薄片部分812。第三薄片部分812耦合到第四薄片部分814。第四薄片部分814耦合到第五薄片部分822。第五薄片部分822耦合到第六薄片部分824。第六薄片部分824耦合到第七薄片部分832。第七薄片部分832耦合到第八薄片部分834。第八薄片部分834耦合到第九薄片部分842。

第一薄片部分802、第三薄片部分812、第五薄片部分822、第七薄片部分832、以及第九薄片部分842可由薄片800的第一层(例如，上层，升高的层)形成。在一些实现中，第一薄片部分802、第三薄片部分812、第五薄片部分822、第七薄片部分832、以及第九薄片部分842可通过向上轧压薄片800的相应部分来形成。

第二薄片部分804、第四薄片部分814、第六薄片部分824、以及第八薄片部分834由薄片800的第二层(例如，下层)形成。在一些实现中，第二薄片部分804、第四薄片部分814、第六薄片部分824、以及第八薄片部分834通过向下轧压薄片800的相应部分来形成。

第一薄片部分802和第二薄片部分804可形成电感器的第一绕组。第三薄片部分812和第四薄片部分814可形成电感器的第二绕组。第五薄片部分822和第六薄片部分824可形成电感器的第三绕组。第七薄片部分832和第八薄片部分834可形成电感器的第四绕组。

图8还解说了薄片800包括第一端子部分850、第二端子部分860、第三端子部分870、以及第四端子部分880。第一端子部分850和第二端子部分860可耦合到第一薄片部分802。第三端子部分870和第四端子部分880可耦合到第九薄片部分842。在一些实现中，薄片800的一个或多个端子部分可耦合到基板202。例如，薄片800的第二端子部分860可耦合到基板202的焊盘223。在一些实现中，使用导电接合材料将一个或多个端子部分耦合到基板202(例如，耦合到基板202的焊盘)。

图9解说了薄片800的另一剖面图。如图9中所示，薄片800包括第一薄片部分802、第二薄片部分804、第一端子部分850、以及第二端子部分860。电感器包括第一薄片部分802和第二薄片部分804。电感器的内部区域900可由第一薄片部分802和第二薄片部分804来限定。图9的内部区域900大于图4的内部区域400。如先前提到的，电感器的开口率可由电感器的内部区域900的最小尺寸(例如，最小直径)与电感器的内部区域900的最大尺寸(例如，最大直径)的比率来限定。在图9中，电感器具有长度(l)和高度(h)，并且长度(l)大于高度(h)。然而，不同的实现可具有长度(l)和高度(h)的不同值。在一些实现中，由第一薄片部分802与第二薄片部分804之间的空间限定的电感器的开口率是h:l，其中l大于h。在一些实现中，电感器的开口率是大约1:2或更小(例如，1:5)。

包括被配置为电感器的导电材料的薄片的示例性集成器件封装

图10解说了在封装层中包括被配置成作为电感器来操作的导电薄片的集成器件封装的另一示例。图10类似于图2，不同之处在于图10解说了穿透封装通孔以及耦合到该穿透封装通孔的导电薄片。图10的导电薄片可具有与图2中所描述的导电薄片不同的配置和/或布置。

具体而言，图10解说了集成器件封装1000的示例，其包括基板202、管芯204、薄片1010、封装层208、封装层1008、以及至少一个穿透封装通孔1020。基板202可以是封装基板和/或中介体。管芯204耦合(例如，安装)到基板202。

封装层208至少部分地封装管芯204。封装层208可包括至少模塑和/或树脂填料中的一者。在一些实现中，封装层208可以是可光刻图案化层。穿透封装通孔1020穿过封装层208。穿透封装通孔1020耦合到基板202。更具体而言，穿透封装通孔1020耦合到基板202上的焊盘223。在一些实现中，每个封装通孔1020可耦合到基板202的特定互连(例如，焊盘)。

薄片1010耦合到通孔1020。薄片1010可以是被形成和/或配置成作为电感器来操作的导电材料的至少一个薄片。电感器可包括一组绕组。电感器可以是螺线管电感器。以下在图11中进一步详细描述了薄片1010和电感器。

封装层1008至少部分地封装薄片1010。由此，在一些实现中，薄片1010的各部分可被暴露(例如，未被封装层1008覆盖)。在一些实现中，封装层1008和封装层208是相同的封装层。

图11解说了薄片1010的倾斜视图。薄片1010可以是包括被形成或配置成作为电感器来操作的导电材料的一个或多个薄片。在一些实现中，薄片1010可具有大约11微米(μm)或更小的厚度。薄片1010可包括电感部分1101。薄片1010的电感部分1101可被配置成作为电感器(例如，电感装置)来操作。在一些实现中，薄片1010的电感部分1101可被配置成作为螺线管电感器(例如，螺线管电感装置)来操作。

电感部分1101包括第一薄片部分1102、第二薄片部分1104、第三薄片部分1112、第四薄片部分1114、第五薄片部分1122、第六薄片部分1124、第七薄片部分1132、第八薄片部分1134、以及第九薄片部分1142。在一些实现中，第一薄片部分1102、第二薄片部分1104、第三薄片部分1112、第四薄片部分1114、第五薄片部分1122、第六薄片部分1124、第七薄片部分1132、第八薄片部分1134、和/或第九薄片部分1142中的一些或全部被形成和/或配置成作为电感器(例如，螺线管电感器)来操作。

第一薄片部分1102耦合到第二薄片部分1104。第二薄片部分1104耦合到第三薄片部分1112。第三薄片部分1112耦合到第四薄片部分1114。第四薄片部分1114耦合到第五薄片部分1122。第五薄片部分1122耦合到第六薄片部分1124。第六薄片部分1124耦合到第七薄片部分1132。第七薄片部分1132耦合到第八薄片部分1134。第八薄片部分1134耦合到第九薄片部分1142。

第一薄片部分1102、第三薄片部分1112、第五薄片部分1122、第七薄片部分1132、以及第九薄片部分1142可由薄片1010的第一层(例如，上层，升高的层)形成。第二薄片部分1104、第四薄片部分1114、第六薄片部分1124、以及第八薄片部分1134由薄片1010的第二层(例如，下层)形成。

第一薄片部分1102和第二薄片部分1104可形成电感器的第一绕组。第三薄片部分1112和第四薄片部分1114可形成电感器的第二绕组。第五薄片部分1122和第六薄片部分1124可形成电感器的第三绕组。第七薄片部分1132和第八薄片部分1134可形成电感器的第四绕组。

图11还解说了薄片1010包括第一端子部分1150、第二端子部分1160、第三端子部分1170、以及第四端子部分1180。第一端子部分1150和第二端子部分1160可耦合到第一薄片部分1102。第三端子部分1170和第四端子部分1180可耦合到第九薄片部分1142。在一些实现中，薄片1010的一个或多个端子部分可耦合到封装层中的通孔。例如，薄片1010的第二端子部分1160可耦合到封装层208中的通孔1020。

用于提供/制造包括被配置为电感器的导电材料的薄片的集成器件封装的示例性序列

在一些实现中，提供/制造在封装层中包括被配置成作为电感器来操作的导电薄片的集成器件封装包括若干工艺。图12解说了用于提供/制造在封装层中包括被配置成作为电感器来操作的导电薄片的集成器件封装的示例性序列。在一些实现中，图12的序列可用于提供/制造图2的集成器件封装和/或本公开中的其他集成器件封装。然而，出于简化的目的，将在制造图2的集成器件封装的上下文中描述图12。

应当注意，图12的序列可组合一个或多个阶段，以便简化和/或阐明用于提供集成器件封装的序列。在一些实现中，可改变或修改这些工艺的顺序。

阶段1解说了在提供基板1200之后的状态。在一些实现中，由供应商提供基板1200。在一些实现中，制造(例如，形成)基板1200。基板1200可以是封装基板和/或中介体。基板1200包括至少一个电介质层、一组互连(例如，迹线、焊盘、通孔)、和/或阻焊层。在一些实现中，基板1200类似于图2的基板202。

阶段2解说了在将管芯1202耦合到基板1200之后的状态。如阶段2中所示，管芯1202通过一组焊球1204耦合(例如，安装)到基板1200。然而，管芯1202可以不同方式耦合到基板1200。

阶段3解说了在将薄片1206耦合到基板1200之后的状态。薄片1206可包括被形成和/或配置成作为电感器来操作的导电材料的一个或多个薄片。薄片1206可类似于薄片206、薄片800、和/或本公开中所描述的被形成为作为电感器来操作的任何薄片。在一些实现中，使用导电接合材料将薄片1206耦合到基板1200。薄片1206可耦合到基板1200的互连(例如，焊盘)。

阶段4解说了在基板1200、管芯1202、以及薄片1206上形成封装层1208之后的状态。在一些实现中，封装层1208至少部分地封装薄片1206。

阶段5解说了在将一组焊球1210耦合到基板1200之后的状态。在一些实现中，阶段5解说了包括包含导电材料的薄片的集成器件封装1250，其中薄片的至少一部分被形成和/或配置成作为电感器来操作。在一些实现中，电感器是螺线管电感器。在一些实现中，集成器件封装1250类似于集成器件封装200。

用于提供/制造包括被配置为电感器的导电材料的薄片的集成器件封装的示例性方法

图13解说了用于提供/制造在封装层中包括被配置成作为电感器来操作的导电薄片的集成器件封装的方法1300的示例性流程图。在一些实现中，图13的方法可用于提供/制造图2的集成器件封装和/或本公开中的其他集成器件封装。

应当注意，图13的流程图可组合一个或多个步骤和/或工艺，以便简化和/或阐明用于提供集成器件封装的方法。在一些实现中，可改变或修改这些工艺的顺序。

该方法(在1305处)提供基板。在一些实现中，由供应商提供基板。在一些实现中，制造(例如，形成)基板。基板可以是封装基板和/或中介体。基板包括电介质层、一组互连(例如，迹线、焊盘、通孔)、和/或阻焊层。在一些实现中，基板类似于图2的基板202。

该方法(在1310处)将管芯耦合到基板。在一些实现中，管芯通过一组焊球耦合(例如，安装)到基板。然而，管芯可以不同方式耦合到基板。

该方法(在1315处)将薄片耦合到基板。例如，薄片可耦合到至基板的互连(例如，焊盘)。薄片可包括被形成为作为电感器来操作的导电材料的一个或多个薄片。薄片可类似于薄片206、薄片800、和/或被形成和/或配置成作为电感器(例如，螺线管电感器)来操作的任何薄片，如本公开中所描述的。在一些实现中，使用导电接合材料将薄片耦合到基板。

该方法(在1320处)在基板、管芯和薄片上形成封装层。在一些实现中，封装层至少部分地封装薄片。

该方法(在1325处)在基板上提供一组焊球。

用于提供/制造包括被配置为电感器的导电材料的薄片的集成器件封装的示例性序列

图14(其包括图14a-14b)解说了用于提供/制造在封装层中包括被配置成作为电感器来操作的导电薄片的集成器件封装的另一示例性序列。在一些实现中，图14a–14b的序列可用于提供/制造图10的集成器件封装和/或本公开中的其他集成器件封装。然而，出于简化的目的，将在制造图10的集成器件封装的上下文中描述图14a–14b。

应当注意，图14a–14b的序列可组合一个或多个阶段，以便简化和/或阐明用于提供集成器件封装的序列。在一些实现中，可改变或修改这些工艺的顺序。

如图14a中所示，阶段1解说了在提供基板1400之后的状态。在一些实现中，由供应商提供基板1400。在一些实现中，制造(例如，形成)基板1400。基板1400可以是封装基板和/或中介体。基板1400包括电介质层、一组互连(例如，迹线、焊盘、通孔)、和/或阻焊层。在一些实现中，基板1400类似于图10的基板202。

阶段2解说了在将管芯1402耦合到基板1400之后的状态。如阶段2中所示，管芯1402通过一组焊球1404耦合到基板1400。然而，管芯1402可以不同方式耦合到基板1400。

阶段3解说了在基板1400和管芯1402上形成封装层1408(例如，第一封装层)之后的状态。在一些实现中，封装层1408是可光刻的材料。封装层1408可以是模塑和/或树脂填料。

阶段4解说了在封装层1408中形成至少一个腔1409之后的状态。不同的实现可以不同方式来形成腔1409。在一些实现中，可通过激光蚀刻工艺和/或光刻工艺来形成腔1409。

如图14b中所示，阶段5解说了在封装层1408中形成至少一个通孔1411之后的状态。通孔1411形成在腔1409中。通孔1411可以是穿透封装通孔。通孔1411可通过镀敷工艺来形成。图17-18中描述了镀敷工艺的各种示例。

阶段6解说了在封装层1408上提供薄片1420并将薄片1420耦合到至少一个通孔1411之后的状态。在一些实现中，使用导电接合材料将薄片1420耦合到通孔1411。薄片1420可包括被形成和/或配置成作为电感器(例如，螺线管电感器)来操作的导电材料的一个或多个薄片。薄片1420可类似于薄片1010和/或被形成和/或配置成作为电感器(例如，螺线管电感器)来操作的任何薄片，如本公开中所描述的。

阶段7解说了在提供封装层1418(例如，第二封装层)之后的状态。提供封装层1418以使得封装层1418至少部分地封装薄片1420。在一些实现中，封装层1418与封装层1408相同。

阶段8解说了在将一组焊球1430耦合到基板1400之后的状态。在一些实现中，阶段8解说了包括包含导电材料的薄片的集成器件封装1450，其中薄片的至少一部分被形成为作为电感器来操作。在一些实现中，电感器是螺线管电感器。在一些实现中，集成器件封装1450类似于集成器件封装1000。

用于提供/制造包括被配置为电感器的导电材料的薄片的集成器件封装的示例性方法

图15解说了用于提供/制造在封装层中包括被配置成作为电感器来操作的导电薄片的集成器件封装的方法1300的示例性流程图。在一些实现中，图15的方法可用于提供/制造图10的集成器件封装和/或本公开中的其他集成器件封装。

应当注意，图15的流程图可组合一个或多个步骤和/或工艺，以便简化和/或阐明用于提供集成器件封装的方法。在一些实现中，可改变或修改这些工艺的顺序。

该方法(在1505处)提供基板。在一些实现中，由供应商提供基板。在一些实现中，制造(例如，形成)基板。基板可以是封装基板和/或中介体。基板包括电介质层、一组互连(例如，迹线、焊盘、通孔)、和/或阻焊层。在一些实现中，基板类似于图10的基板202。

该方法(在1510处)将管芯耦合到基板。在一些实现中，管芯通过一组焊球耦合到基板。然而，管芯可以不同方式耦合到基板。

该方法(在1515处)在基板和薄片上形成第一封装层。第一封装层可包括可光刻图案化材料。

该方法(在1520处)在第一封装层中形成至少一个通孔。通孔垂直地穿过第一封装层。通孔可以是穿透封装通孔。通孔可耦合到基板的互连(例如，焊盘)。通孔可通过镀敷工艺来形成。图17-18中描述了镀敷工艺的各种示例。

该方法(在1525处)将薄片耦合到第一封装层中的通孔。在一些实现中，使用导电接合材料将薄片耦合到通孔。薄片可包括被形成和/或配置成作为电感器(例如，螺线管电感器)来操作的导电材料的一个或多个薄片。薄片可以是薄片1010、和/或被形成为作为电感器来操作的任何薄片，如本公开中所描述的。

该方法(在1530处)在薄片和第一封装层上形成第二封装层。在一些实现中，第二封装层至少部分地封装薄片。在一些实现中，第二封装层与第一封装层相同。

该方法(在1535处)在基板上提供一组焊球。

被形成为作为电感器来操作的示例性导电薄片

不同的实现可提供被形成为作为电感器来操作的、具有不同形状、配置和/或布置的薄片。图3、8和11解说了具有不同的电感器部分、设计、配置和布置的薄片的非限制性示例。

图16解说了具有不同电感器设计的另一薄片1600的平面图。薄片1600包括电感部分1610、第一端子部分1650、第二端子部分1660、第三端子部分1670、第四端子部分1680、以及第五端子部分1690。电感部分1610位于薄片1600的第一层上。如图16中所示，电感部分1610具有类似螺旋形状。在一些实现中，电感部分1610被形成和/或配置成作为螺旋电感器来操作。第一端子部分1650、第二端子部分1660、第三端子部分1670、第四端子部分1680、以及第五端子部分1690位于薄片1600的第二层(例如，下层)上。薄片1600可包括一个或多个薄片。

示例性半加成图案化(sap)工艺

在本公开中描述了各种互连(例如，迹线、通孔、焊盘)。这些互连可形成在基板、封装层、和/或集成器件封装中。在一些实现中，这些互连可包括一个或多个金属层。例如，在一些实现中，这些互连可包括第一金属晶种层和第二金属层。可使用不同的镀敷工艺来提供(例如，形成)这些金属层。以下是具有晶种层的互连(例如，迹线、通孔、焊盘)的详细示例以及可如何使用不同的镀敷工艺来形成这些互连。这些镀敷工艺被描述为形成在电介质层中或电介质层上。然而，在一些实现中，这些镀敷工艺可形成在封装层中或封装层上。

不同的实现可使用不同的工艺来形成和/或制造金属层(例如，互连、重分布层、凸块下金属化层)。在一些实现中，这些工艺包括半加成图案化(sap)工艺和镶嵌工艺。这些各种不同工艺在下文进一步描述。

图17解说了用于使用半加成图案化(sap)工艺来形成互连以在一个或多个电介质层和/或封装层中提供和/或形成互连的序列。如图17中所示，阶段1解说了在提供(例如，形成)电介质层1702之后的集成器件(例如，基板)的状态。在一些实现中，阶段1解说了电介质层1702包括第一金属层1704。在一些实现中，第一金属层1704是晶种层。在一些实现中，可在提供(例如，接收或形成)电介质层1702之后在电介质层1702上提供(例如，形成)第一金属层1704。阶段1解说了在电介质层1702的第一表面上提供(例如，形成)第一金属层1704。在一些实现中，第一金属层1704是通过使用沉积工艺(例如，pvd、cvd、镀敷工艺)来提供的。

阶段2解说了在第一金属层1704上选择性地提供(例如，形成)光致抗蚀层1706(例如，光显影抗蚀层)之后的集成器件的状态。在一些实现中，选择性地提供抗蚀层1706包括在第一金属层1704上提供第一抗蚀层1706并且通过显影(例如，使用显影工艺)来选择性地移除抗蚀层1706的诸部分。阶段2解说了提供抗蚀层1706以使得形成腔1708。

阶段3解说了在腔1708中形成第二金属层1710之后的集成器件的状态。在一些实现中，在第一金属层1704的被暴露部分之上形成第二金属层1710。在一些实现中，第二金属层1710是通过使用沉积工艺(例如，镀敷工艺)来提供的。

阶段4解说了在移除抗蚀层1706之后的集成器件的状态。不同的实现可使用不同的工艺来移除抗蚀层1706。

阶段5解说了在选择性地移除第一金属层1704的诸部分之后的集成器件的状态。在一些实现中，移除第一金属层1704中未被第二金属层1710覆盖的一个或多个部分。如阶段5中所示，剩余的第一金属层1704和第二金属层1710可形成和/或限定集成器件和/或基板中的互连1712(例如，迹线、通孔、焊盘)。在一些实现中，移除第一金属层1704，以使得位于第二金属层1710下方的第一金属层1704的尺寸(例如，长度、宽度)大致相同于或小于第二金属层1710的尺寸(例如，长度、宽度)，这可导致底切，如图17的阶段5所示。在一些实现中，上述过程可以被迭代若干次以提供和/或形成集成器件和/或基板的一个或多个电介质层中的若干互连。

示例性镶嵌工艺

图18解说了用于使用镶嵌工艺来形成互连以在电介质层和/或封装层中提供和/或形成互连的序列。如图18中所示，阶段1解说了在提供(例如，形成)电介质层1802之后的集成器件的状态。在一些实现中，电介质层1802是无机层(例如，无机膜)。

阶段2解说了在电介质层1802中形成腔1804之后的集成器件的状态。不同的实现可使用不同的工艺来在电介质层1802中提供腔1804。

阶段3解说了在电介质层1802上提供第一金属层1806之后的集成器件的状态。如阶段3中所示，在电介质层1802的第一表面上提供第一金属层1806。在电介质层1802上提供第一金属层1806，以使得第一金属层1806采取电介质层1802的轮廓，包括腔1804的轮廓在内。在一些实现中，第一金属层1806是晶种层。在一些实现中，第一金属层1806是通过使用沉积工艺(例如，物理气相沉积(pvd)、化学气相沉积(cvd)、或镀敷工艺)来提供的。

阶段4解说了在腔1804中和电介质层1802的表面形成第二金属层1808之后的集成器件的状态。在一些实现中，在第一金属层1806的被暴露部分之上形成第二金属层1808。在一些实现中，第二金属层1808是通过使用沉积工艺(例如，镀敷工艺)来提供的。

阶段5解说了在移除第二金属层1808的各部分和第一金属层1806的各部分之后的集成器件的状态。不同的实现可使用不同的工艺来移除第二金属层1808和第一金属层1806。在一些实现中，使用化学机械抛光(cmp)工艺来移除第二金属层1808的诸部分和第一金属层1806的诸部分。如阶段5中所示，剩余的第一金属层1806和第二金属层1808可形成和/或限定集成器件和/或基板中的互连1812(例如，迹线、通孔、焊盘)。如阶段5中所示，以在第二金属层1810的基底部分和(诸)侧面部分上形成第一金属层1806的方式来形成互连1812。在一些实现中，腔1804可包括两层电介质的沟槽和/或孔洞的组合，以使得通孔和互连(例如，金属迹线)可以在单个沉积步骤中被形成。在一些实现中，上述过程可以被迭代若干次以提供和/或形成集成器件和/或基板的一个或多个电介质层中的若干互连。

示例性电子设备

图19解说了可集成有前述集成器件、半导体器件、集成电路、管芯、中介体、封装或层叠封装(pop)中的任何一者的各种电子设备。例如，移动电话1902、膝上型计算机1904、以及固定位置终端1906可包括如本文所描述的集成器件1900。集成器件1900可以是例如本文中所描述的集成电路、管芯、封装、层叠封装中的任何一者。图19中所解说的设备1902、1904、1906仅是示例性的。其它电子设备也能以集成器件1900为其特征，此类电子设备包括但不限于移动设备、手持式个人通信系统(pcs)单元、便携式数据单元(诸如个人数字助理)、启用全球定位系统(gps)的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置数据单元(诸如仪表读数装备)、通信设备、智能电话、平板计算机、计算机、可穿戴设备、或者存储或检索数据或计算机指令的任何其它设备，或者其任何组合。

图2、3、4、5、6、7、8、9、10、11、12、13、14a–14b、15、16、17、18和/或19中解说的组件、步骤、特征和/或功能中的一者或多者可以被重新编排和/或组合成单个组件、步骤、特征或功能，或可以实施在数个组件、步骤、或功能中。也可添加附加的元件、组件、步骤、和/或功能而不会脱离本公开。还应当注意，本公开中的图2、3、4、5、6、7、8、9、10、11、12、13、14a–14b、15、16、17、18和/或19及其对应描述不限于管芯和/或ic。在一些实现中，图2、3、4、5、6、7、8、9、10、11、12、13、14a–14b、15、16、17、18和/或19及其相应描述可被用于制造、创建、提供、和/或生产集成器件。在一些实现中，器件可包括管芯、管芯封装、集成电路(ic)、集成器件、集成器件封装、晶片、半导体器件、层叠封装结构、和/或中介体。

措辞“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何实现或方面不必被解释为优于或胜过本公开的其他方面。同样，术语“方面”不要求本公开的所有方面都包括所讨论的特征、优点或操作模式。术语“耦合”在本文中用于指代两个对象之间的直接或间接耦合。例如，如果对象a物理地接触对象b，且对象b接触对象c，则对象a和c可仍被认为是彼此耦合的——即便它们并非彼此直接物理接触。

还应注意，诸实施例可能是作为被描绘为流程图、流图、结构图、或框图的过程来描述的。尽管流程图可能会把诸操作描述为顺序过程，但是这些操作中的许多操作能够并行或并发地执行。另外，这些操作的次序可被重新安排。过程在其操作完成时终止。

本文中所描述的本公开的各种特征可实现于不同系统中而不会脱离本公开。应注意，本公开的以上各方面仅是示例，且不应被解释成限定本公开。对本公开的各方面的描述旨在是解说性的，而非限定所附权利要求的范围。由此，本发明的教导可以现成地应用于其他类型的装置，并且许多替换、修改和变形对于本领域技术人员将是显而易见的。