本发明有关一种封装技术，尤指一种具有屏蔽结构的半导体封装件及其制法。
背景技术：
随着半导体技术的演进，半导体产品已开发出不同封装产品型态，而为提升电性品质，多种半导体产品具有屏蔽的功能，以防止电磁干扰(electromagneticinterference，简称emi)产生。
图1a为现有具有屏蔽功能的半导体封装件1的剖面示意图，其于一基板10上置放多个半导体元件11与多个金属屏蔽板12，其中，该多个半导体元件11电性连接该基板10，且该金属屏蔽板12具有相对的第一端部12a及第二端部12b，并使该金属屏蔽板12以其第二端部12b通过锡膏9黏合于该基板10上(如图1b所示)，以令该金属屏蔽板12遮挡于两相邻的半导体元件11之间，避免该多个半导体元件11之间相互电磁干扰。
然而，现有半导体封装件1中，因该金属屏蔽板12的第二端部12b的宽度w等于该金属屏蔽板12的第一端部12a的宽度w，因而该第二端部12b与基板10的接着面积(如宽度w)远大于一般元件与基板10的接着面积，致使锡膏9的沾附量相当大，故容易在后续的高温制程(如回焊)中产生焊料扩散(solderextension)不良(如桥接半导体元件11的焊料致使短路)，而导致产品良率下降问题。
因此，如何克服上述现有技术的问题，实已成目前亟欲解决的课题。
技术实现要素：
鉴于上述现有技术的缺失，本发明提供一种电子封装件及其制法，能避免发生焊料扩散不良的问题。
本发明的电子封装件，包括：基板；电子元件，其设于该基板上；屏蔽隔板，其设于该基板上；包覆层，其形成于该基板上以包覆该电子元件与该屏蔽隔板，并令该屏蔽隔板的部分表面外露于该包覆层的侧面；以及金属层，其形成于该包覆层上并接触外露于该包覆层的该屏蔽隔板的部分表面。
本发明还提供一种电子封装件的制法，包括：设置电子元件与屏蔽隔板于一基板上；形成包覆层于该基板上，以令该包覆层包覆该电子元件与屏蔽隔板，其中，该包覆层形成有凹部，以令该屏蔽隔板的部分表面外露于该凹部的壁面；以及形成金属层于该包覆层上并延伸至该凹部中，以令该金属层接触外露于该凹部的该屏蔽隔板的部分表面。
前述的制法中，该凹部的纵剖面的宽度不一致。
前述的制法中，还包括于形成该金属层之后，沿该凹部进行切单制程。
前述的电子封装件及其制法中，该屏蔽隔板包含一顶部及结合该基板并支撑该顶部的墙部，其中，该顶部的部分表面接触该金属层，且该顶部的宽度大于该墙部的宽度，又该包覆层包覆该墙部。例如，该墙部包含有多个内墙与围绕该内墙的多个外墙，且各该内墙之间的间隙小于各该外墙之间的间隙，例如，该基板上设有至少二该电子元件，且该内墙设于两该电子元件之间，部分该内墙的顶部与该金属层之间具有该包覆层；或者，该屏蔽隔板还包含支撑该顶部的柱部，例如，该墙部与柱部为交错排列；抑或，该墙部的纵剖面的宽度不一致。
前述的电子封装件及其制法中，该包覆层的侧面(该凹部的壁面)为相对该基板的倾斜面。
另外，前述的电子封装件及其制法中，该金属层还形成于该包覆层的侧面(该凹部的壁面)上。
由上可知，本发明的电子封装件及其制法，主要通过该金属层延伸至该凹部的壁面上的设计，以减少该屏蔽隔板(墙部)的宽度，故相比于现有技术，本发明的电子封装件能减少该屏蔽隔板用以结合该基板的导电材料(锡膏)使用量，因而能避免发生焊料扩散不良的问题。
附图说明
图1a为现有半导体封装件的剖面示意图；
图1b为图1a的局部放大图；
图2a至图2d为本发明的电子封装件的制法的剖面示意图；
图3a为图2a的局部放大图；
图3b为本发明的电子封装件的屏蔽隔板的其中一实施例的下视平面示意图；以及
图4a至图4d为本发明的电子封装件的屏蔽隔板的不同实施例的剖面示意图。
符号说明：
1半导体封装件
10、20基板
11半导体元件
12金属屏蔽板
12a第一端部
12b第二端部
2电子封装件
20a第一侧
20b第二侧
200绝缘层
201线路层
21电子元件
210导电凸块
210’焊线
22屏蔽隔板
22a顶部
22b、32b墙部
220内墙
221外墙
22c柱部
23凹部
23a壁面
24包覆层
24a第一表面
24b第二表面
24c侧面
25金属层
26导电元件
9锡膏
a、b、r、w宽度
h高度
d,t间隙
s切割线
u弧面状。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“第一”、“第二”、“顶”、“侧面”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
图2a至图2d为本发明的电子封装件2的制法的剖面示意图。
如图2a所示，提供一基板20，其具有相对的第一侧20a(如上侧)与第二侧20b(如下侧)，且于该基板20的第一侧20a上设有多个相互分隔的电子元件21与多个屏蔽隔板22。
于本实施例中，该基板20为具有核心层的线路结构或无核心层(coreless)的线路结构，其具有绝缘层200与设于该绝缘层200上的线路层201，如扇出(fanout)型重布线路层(redistributionlayer，简称rdl)。例如，形成该线路层201的材质为铜，而形成该绝缘层201的材质为如聚对二唑苯(polybenzoxazole，简称pbo)、聚酰亚胺(polyimide，简称pi)、预浸材(prepreg，简称pp)等的介电材。
此外，该电子元件21为封装件、主动元件、被动元件或其组合等，其中，该主动元件例如为半导体芯片，且该被动元件例如为电阻、电容及电感。具体地，该电子元件21为射频芯片(例如：蓝芽芯片或wi-fi芯片)，但亦可为其它不受电磁波干扰的电子元件。例如，该电子元件21通过多个如焊锡材料的导电凸块210以覆晶方式设于该基板20上并电性连接该线路层201；或者，该电子元件21可通过多个焊线210’以打线方式电性连接该线路层201。然而，有关该电子元件电性连接该基板的方式不限于上述。
又，该屏蔽隔板22为金属结构，其通过如锡膏9的导电材料(焊锡材料)固定及立设于该基板20上(如图3a所示)，且该屏蔽隔板22位于各该电子元件21周围并电性连接该线路层201，以通过该多个屏蔽隔板22作为电磁波屏障，防止各该电子元件21之间相互电磁波(或讯号)干扰。具体地，该屏蔽隔板22包含一顶部22a及一用以结合该基板20并支撑该顶部22a的墙部22b，且该顶部22a的宽度a大于该墙部22b的宽度b。
举例而言，如图3b所示，其为该屏蔽隔板22的其中一种实施例，其顶部22a呈格栅状立设于基板20上，其墙部22b设于该顶部22a下方并包含有多个相互分隔的内墙220与多个相互分隔的外墙221，该外墙221位于该格栅状的顶部22a的外围位置，该内墙220位于该格栅状的顶部22a的内部格栅位置，且各该内墙220之间的间隙t小于各该外墙221之间的间隙d，并使该内墙220设于两该电子元件21(如图3b所示的虚线位置)之间，又该屏蔽隔板22还包含多个用以结合该基板20并支撑该顶部22a的柱部22c，如圆柱或角柱，其与该于内墙220相邻，以当该顶部22a的面积过大时，可通过该多个柱部22c增强支撑该顶部22a的作用。具体地，该墙部22b(如该内墙220)与该柱部22c也可交错排列(即墙与柱交错排列)，以得到更好的结构支撑性。
另外，于制作该屏蔽隔板22时，将一等宽的格栅状框架以例如蚀刻方式移除该框架于高度方向上的部分的材质，以得到一体的顶部22a、墙部22b与柱部22c。如图3b所示，蚀刻该框架于高度方向上的一半材质，也就是该顶部22a的高度与该墙部22b(及该柱部22c)的高度相同(如图4c及图4d所示的高度h)。
如图2b所示，形成一包覆层24于该基板20的第一侧20a上，以令该包覆层24包覆该多个电子元件21与该多个屏蔽隔板22。接着，形成多个如焊球的导电元件26于该基板20的第二侧20b上并电性连接线路层201，俾供后续接置如封装结构或其它结构(如电路板)的电子装置(图略)。
于本实施例中，该包覆层24为绝缘材，如聚酰亚胺(polyimide，简称pi)、干膜(dryfilm)、环氧树脂(epoxy)或封装材(moldingcompound)，其可用压合(lamination)或模压(molding)的方式形成于该基板20的第一侧20a上。具体地，该包覆层24具有相对的第一表面24a与第二表面24b，使该包覆层24的第一表面24a结合至该基板20的第一侧20a上。
此外，该包覆层24的第二表面24b形成有凹部23，以令该屏蔽隔板22的顶部22a凸出该凹部23的壁面23a而外露于该凹部23的壁面23a，但该包覆层24仍包覆该墙部22b。具体地，该凹部23的纵剖面的宽度不一致，例如，其剖面呈现上宽下窄的形状，如倒三角形，使该凹部23的壁面23a为相对该基板20第一侧20a的倾斜面。
又，可通过移除该包覆层24的第二表面24b的部分材质的方式形成该凹部23，例如，雷射切割、楔形刀割、磨除或其它方法等；或者，可于形成该包覆层24时，以模压(molding)的方式直接压出具有该凹部23的包覆层24。因此，有关具有该凹部23的包覆层24的形成方式繁多，可依需求选择，并不限于上述。
另外，相比于该多个墙部22b的整面挡墙设计，该柱部22c更有利于该包覆层24的胶材的流动。较佳地，当该墙部22b与柱部22c交错排列时，可提升该包覆层24的胶材的流动性。
如图2c所示，形成一金属层25于该包覆层24的第二表面24b上，且该金属层25延伸至该凹部23的壁面23a上而未填满该凹部23，并使该金属层25接触外露出该凹部23的该屏蔽隔板22的顶部22a，以令该金属层25电性连接该屏蔽隔板22，俾供作为电磁屏蔽隔间(emipartition)。
于本实施例中，形成该金属层25的材质如金、银、铜(cu)、镍(ni)、铁(fe)、铝(al)、不锈钢(sus)等，且可通过电镀、涂布(coating)、溅镀(sputtering)、化镀、无电镀或蒸镀等方式形成该金属层25；或者，该金属层25为框架体，以直接置放于该包覆层24的第二表面24b上。
此外，部分该内墙220的顶部22a与该金属层25之间具有该包覆层24。
又，该金属层25于对应该顶部22a之处会微凸，故可依需求保持原状或磨平。
如图2d所示，将该凹部23作为切割路径(如图2c所示的切割线s)，而沿其进行切单制程，以得到本发明的电子封装件2，且该包覆层24具有倾斜的侧面24c。
因此，本发明的电子封装件2的制法通过该金属层25延伸至该凹部23的壁面23a上的设计，以减少该屏蔽隔板22的墙部22b(外墙221)的宽度b(其小于如图1a及图1b的现有金属屏蔽板12的第二端部12b的宽度w)，故本发明的电子封装件2的制法能减少锡膏9的使用量，因而能避免发生焊料扩散不良的问题。
此外，该屏蔽隔板22的墙部22b的构造并不限于直立宽度不变的墙面。若该屏蔽隔板22以蚀刻方式形成，则如图4a及图4b所示，其单一侧面或多个侧面会呈现弧面状u，使该墙部32b的纵剖面呈现由上至下宽度b,r不一致的墙面(即顶部宽度a＞墙部最大宽度r＞墙部最小宽度b)；或者，如图4c及图4d所示，该墙部32b的最大宽度r等于该顶部22a的宽度a(即顶部宽度a＝墙部最大宽度r＞墙部最小宽度b)。
又，通过该屏蔽隔板22与该金属层25的设计，故于该电子封装件2运作时，该多个电子元件21不会遭受外界的电磁干扰(emi)，且该多个电子元件21之间亦不会相互电磁干扰，因而该电子封装件2的电性运作功能得以正常，进而不会影响整体该电子封装件2的电性效能。
本发明还提供一种电子封装件2，其包括：一基板20、多个电子元件21、一屏蔽隔板22、一包覆层24、以及一金属层25。
所述的电子元件21设于该基板20上并电性连接该基板20。
所述的屏蔽隔板22通过导电材料(如锡膏9)结合于该基板20上并电性连接该基板20且围绕于该电子元件21周围。
所述的包覆层24形成于该基板20上，以令该包覆层24包覆该电子元件21与该屏蔽隔板22，且令该屏蔽隔板22的部分表面外露于该包覆层24的侧面24c。
所述的金属层25形成于该包覆层24的第二表面24b与侧面24c上并接触及电性连接该屏蔽隔板22。
于一实施例中，该屏蔽隔板22包含一顶部22a及一结合该基板20并支撑该顶部22a的墙部22b,32b，其中，该顶部22a的部分表面接触该金属层25，且该顶部22a的宽度a大于该墙部22b,32b的宽度b。例如，该包覆层24包覆该墙部22b,32b。
于一实施例中，该墙部22b,32b包含有多个内墙220与围绕该多个内墙的多个外墙221，且各该内墙220之间的间隙t小于各该外墙221之间的间隙d。例如，该基板20上设有至少二该电子元件21，且该内墙220设于两该电子元件21之间，部分该内墙220的顶部22a与该金属层25之间具有该包覆层24。
于一实施例中，该墙部32b的纵剖面的宽度b,r为不一致。
于一实施例中，该屏蔽隔板22还包含至少一支撑该顶部22a的柱部22c。例如，该墙部22b与该柱部22c为交错排列。
于一实施例中，该包覆层24的侧面24c为相对该基板20的倾斜面。
综上所述，本发明的电子封装件及其制法，通过该金属层的设计，以减少该屏蔽隔板的墙部的宽度，故本发明的电子封装件能减少锡膏的使用量，因而能避免发生焊料扩散的问题。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。