阵列基板、显示面板及显示装置的制作方法

本发明涉及显示技术领域，特别涉及一种阵列基板、包括该阵列基板的显示面板以及包括该显示面板的显示装置。

背景技术：

液晶显示装置具有无辐射、轻薄和省电等优点，已广泛应用于各种信息、通讯、消费性电子产品中。液晶显示装置通常包括一显示面板，显示面板包括彼此相对设置的阵列基板和彩膜基板，以及设置在该两个基板之间的液晶层。阵列基板包括扫描线和数据线，扫描线和数据线彼此绝缘交叉以限定多个子像素；每个子像素包括像素电极、公共电极和薄膜晶体管，像素电极与薄膜晶体管的漏极电连接。显示时，通过在扫描线上施加扫描信号，使与扫描线连接的薄膜晶体管导通，数据线的上施加的数据电压通过导通的薄膜晶体管对像素电极进行充电，从而在像素电极与公共电极之间形成电场，进而驱动液晶旋转，实现图像显示。

随着显示技术的不断发展，人们对于高PPI(Pixels Per Inch，每英寸像素数目)、甚至超高PPI的需求越来越高。

然而，伴随着显示面板PPI的不断提高，像素排列也越来越紧密，每个子像素的尺寸越来越小，这不仅给显示面板的器件设计带来了巨大挑战，同时也引发诸多令人头疼的难题，比如像素开口率由于受工艺制程对线宽线距要求的影响，成为瓶颈；亦或在曝光工艺制程中，由于相邻子像素中需形成的图形之间的间距越来越小，使得图形之间的曝光量越来越少，无法得到稳定的曝光，从而造成曝光工艺的不良并造成显示面板的不良。

技术实现要素：

有鉴于此，本发明提供一种阵列基板、包括该阵列基板的显示面板以及包括该显示面板的显示装置，以解决现有技术中存在的诸多问题。

第一方面，本发明实施例提供一种阵列基板，包括：一衬底基板，位于所述衬底基板一侧的多条扫描线和多条数据线，所述多条扫描线沿第一方向并排排列，所述多条数据线沿第二方向并排排列，且所述多条扫描线和所述多条数据线绝缘交叉限定多个子像素；所述子像素包括薄膜晶体管，所述薄膜晶体管包括位于所述衬底基板一侧的有源层、栅极、源极和漏极，所述有源层包括沟道区域，在垂直于所述阵列基板的方向上，所述有源层与所述栅极交叠的区域为所述沟道区域；所述沟道区域包括在所述第二方向上相对的两个边缘，所述边缘的延伸方向与所述第一方向具有第一夹角，所述第一夹角大于0°且小于等于40°。

第二方面，本发明实施例提供一种显示面板，包括上述第一方面所提供的阵列基板。

第三方面，本发明实施例还提供一种显示装置，包括上述第二方面所提供的显示面板。

与现有技术相比，本发明提供的阵列基板、显示面板及显示装置由于将薄膜晶体管的沟道区域在第二方向上相对的两个边缘的延伸方向(以下称为沟道区域的延伸方向)与第一方向具有第一夹角，第一夹角大于0°且小于等于40°，使得在制作该阵列基板时，在形成薄膜晶体管的曝光工艺制程中，由于沟道区域的延伸方向相对第一方向具有一定的倾斜，使得相邻两个子像素的薄膜晶体管中同种膜层结构对应图形的相对长度变小，图形间的曝光量得到增加，从而增加了曝光稳定性，提高了阵列基板的制作成功率。此外，由于沟道倾斜后，子像素中薄膜晶体管的部分膜层也需要倾斜，从而与阵列基板上其他膜层的重叠面积发生变化，使得开口率得到一定程度的提高。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种阵列基板的俯视示意图；

图2是本发明实施例提供的一种阵列基板的的局部俯视示意图；

图3是图2中沿aa’方向的剖视示意图；

图4是图2中部分膜层的俯视示意图；

图5是现有技术提供的一种阵列基板的局部俯视图；

图6是图5中部分膜层的俯视示意图；

图7是本发明实施例提供的另一种阵列基板的局部俯视示意图；

图8是图7中沿bb’方向的剖视示意图；

图9是图7中部分膜层的俯视示意图；

图10是本发明实施例提供的又一种阵列基板的局部俯视示意图；

图11是图10中部分膜层的俯视示意图；

图12是本发明实施例提供的再一种阵列基板的局部俯视示意图；

图13是图12中沿cc’方向的剖视示意图；

图14是图10中部分膜层的俯视示意图；

图15是本发明实施例提供的另一种阵列基板的局部俯视示意图；

图16是图15中沿dd’方向的剖视示意图；

图17是图15中部分膜层的俯视示意图；

图18是本发明实施例提供的又一种阵列基板的局部俯视示意图；

图19是图18中沿ee’方向的剖视示意图；

图20是图18中部分膜层的俯视示意图；

图21是本发明实施例提供的再一种阵列基板的局部俯视示意图；

图22是图21中部分膜层的俯视示意图；

图23是本发明实施例提供的另一种阵列基板的局部俯视示意图；

图24是图23中部分膜层的俯视示意图；

图25是本发明实施例提供的又一种阵列基板的局部俯视示意图；

图26是图25中部分膜层的俯视示意图；

图27是本发明实施例提供的再一种阵列基板的局部俯视示意图；

图28是本发明实施例提供的一种显示面板的结构示意图；

图29是本发明实施例提供的一种显示面板的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供一种阵列基板，包括一衬底基板，位于所述衬底基板一侧的多条扫描线和多条数据线，所述多条扫描线沿第一方向并排排列，所述多条数据线沿第二方向并排排列，且所述多条扫描线和所述多条数据线绝缘交叉限定多个子像素；所述子像素包括薄膜晶体管，所述薄膜晶体管包括位于所述衬底基板一侧的有源层、栅极、源极和漏极，所述有源层包括沟道区域，在垂直于所述阵列基板的方向上，所述有源层与所述栅极交叠的区域为所述沟道区域；所述沟道区域包括在所述第二方向上相对的两个边缘，所述边缘的延伸方向与所述第一方向具有第一夹角，所述第一夹角大于0°且小于等于40°。

请参考图1-图4，图1是本发明实施例提供的一种阵列基板的俯视示意图，图2是本发明实施例提供的一种阵列基板的局部俯视示意图，图3是图2中沿aa’方向的剖视示意图，图4是图2中部分膜层的俯视示意图。该阵列基板包括一衬底基板100，位于衬底基板100一侧的多条扫描线101和多条数据线102，多条扫描线101沿第一方向x并排排列，多条数据线102沿第二方向y并排排列，且多条扫描线101和多条数据线102绝缘交叉限定多个子像素；子像素包括薄膜晶体管103，薄膜晶体管103包括位于衬底基板100一侧的有源层1031、栅极1032、源极1033和漏极1034，有源层1031包括沟道区域C，在垂直于该阵列基板的方向上，有源层1031与栅极1032交叠的区域为沟道区域C；沟道区域C包括在第二方向y上相对的两个边缘，边缘的延伸方向R与第一方向x具有第一夹角α，第一夹角α大于0°且小于等于40°。

需要说明的是，本实施例中，以薄膜晶体管103为顶栅结构进行说明，即栅极1032位于有源层1031远离衬底基板100的一侧，如图所示。在本发明其他可选的实施方式中，薄膜晶体管也可以是底栅结构，即栅极位于有源层靠近衬底基板的一侧。此外，如图2和图3所示，薄膜晶体管103为顶栅结构时，源极1033可以是数据线102的一部分，栅极1032可以是扫描线101的一部分，源极1033和漏极1034可以分别通过过孔h1和h2与有源层1031连接。

与现有技术相比，本实施例提供的阵列基板将薄膜晶体管103的沟道区域C在第二方向y上相对的两个边缘的延伸方向R(以下称为沟道区域C的延伸方向R)与第一方向x具有第一夹角α，第一夹角α大于0°且小于等于40°，使得在制作该阵列基板时，在形成薄膜晶体管的曝光工艺制程中，由于沟道区域C的延伸方向R相对第一方向x具有一定的倾斜，使得相邻两个子像素的薄膜晶体管中同种膜层结构对应图形的相对长度变小，图形间的曝光量得到增加，从而增加了曝光稳定性，提高了阵列基板的制作成功率。以形成有源层1041时为例，结合图4、图5和图6，其中，图5是现有技术提供的一种阵列基板的局部俯视图，图6是图5中部分膜层的俯视示意图。图6中有源层103’与扫描线101’交叠的区域为相应的沟道区域C’，该沟道区域C’在第二方向y上相对的两个边缘的延伸方向R’与第一方向x平行。假设图4和图6中有源层图形的形状和大小一致，图6中有源层1041’对应的图形在第一方向x上的长度为l，则图6中相邻两个子像素的有源层1041’对应的图形的相对长度L’＝l，而图4中相邻两个子像素的有源层1041对应的图形的相对长度L＝l×cosα，由于第一夹角α大于0°且小于等于40°，故L＜L’。由此可知，本实施例中，相邻两个子像素的有源层1041对应的图形的相对长度变小，图形间的曝光量得到增加，从而增加了曝光稳定性，提高了阵列基板的制作成功率。

此外，发明人在对本实施例提供阵列基板进行模拟研究时还发现，该阵列基板与现有的阵列基板相比，开口率也有一定程度的提高，这是由于沟道C倾斜后，子像素中薄膜晶体管的部分膜层也需要倾斜，倾斜后这些膜层在第一方向上的长度相对减少，并且与阵列基板上其他膜层的重叠面积也会有一定程度的增加，使得开口率得到一定程度的提高。随着子像素的尺寸越来越小，开口率的提高也是非常重要的改进和突破。

可选的，上述实施例中，在第二方向y上任意相邻的两个子像素的沟道区域C在第二方向y上相对的两个边缘的延伸方向R平行，即在第二方向y上，同一条子像素中，每个沟道区域C的延伸方向R均互相平行，沟道区域C的延伸方向R相对于第一方向x的倾斜方向一致，以便于工艺上的制作。

继续参考图2和图3，本实施例中，每个子像素还包括像素电极104和公共电极105(图2中未示出)，像素电极104位于公共电极105远离衬底基板100的一侧，像素电极104包括至少一个子电极，此处称之为像素子电极1040，图2中示意性地示出了两个像素子电极1040，公共电极105则可以是板状电极。薄膜晶体管103的栅极与对应的扫描线101电连接，源极与对应的数据线102电连接，漏极与对应的像素电极104电连接。阵列基板工作时，在对应的栅线101的控制下，薄膜晶体管103的源极对应的数据线102通过薄膜晶体管103向漏极1034对应的像素电极104实施充放电，像素电极104与公共电极105之间形成电场，以达到显示功能。

需要说明的是，如图1所示，阵列基板通常包括显示区AA和非显示区N-AA，上述多个子像素通常设置在显示区AA，而非显示区N-AA则可以设置驱动电路等元件，驱动电路可以用来为上述扫描线101提供扫描信号、为数据线102提供数据信号、为公共电极提供公共电压信号等。此外，阵列基板还可以包括实现显示所需要的其他结构，如各层结构之间的绝缘层110、120、130、140等，这些绝缘层可以采用相同或者不同的材料，此处不再赘述。

请参考图7-图9，图7是本发明实施例提供的另一种阵列基板的局部俯视示意图，图8是图7中沿bb’方向的剖视示意图，图9是图7中部分膜层的俯视示意图。本实施例中，对于顶栅结构的薄膜晶体管，与图2示出的阵列基板的不同之处在于，子像素还可以包括位于衬底基板100和有源层1031之间的遮光层106，相邻的子像素的遮光层106互相绝缘，以防止遮光层106上静电累积对相邻的薄膜晶体管103造成不良影响，遮光层106在衬底基板100上的正投影完全覆盖沟道区域C在衬底基板100上的正投影。遮光层106的作用是遮挡外界照向有源层1031的沟道区域C的光，以避免外界光对薄膜晶体管103产生不良影响。可以理解的是，本实施例中，阵列基板还可以包括遮光层106和有源层1031之间的缓冲层150。

本实施例中，由于沟道区域C的延伸方向R与第一方向x具有第一夹角α，第一夹角α大于0°且小于等于40°，即沟道区域C的延伸方向R相对于第一方向x具有一定的倾斜，则每个沟道区域C对应的遮光层106也随之进行相应的倾斜，即遮光层106在第二方向y上相对的两个边缘的延伸方向与沟道区域C的延伸方向R平行，因而如图9所示，相邻两个子像素的遮光层106图形相对的长度变小，遮光层图形间的曝光量也得到有效的增加。

上述实施例中，有源层为反置的L形图案，而在本发明其他可选的实施方式中，有源层也可以为U形图案。请参考图10和图11，图10是本发明实施例提供的又一种阵列基板的局部俯视示意图，图11是图10中部分膜层的俯视示意图。本实施例中，薄膜晶体管103为顶栅结构，扫描线101包括栅极，即栅极可以是扫描线101的一部分，有源层1031为U形图案，在垂直于该列基板的方向上，U形图案包括在第二方向y相对的两个条状子图案和连接这两个条状子图案的连接图案，这两个条状子图案与扫描线101交叠形成两个沟道区域C。本实施例中，U形图案的有源层1031形成两个沟道区域C，相当于形成双栅结构的薄膜晶体管，能够减小薄膜晶体管的漏电流，特别是对于低温多晶硅(Low Temperature Poly-silicon，简称LTPS)技术的薄膜晶体管，漏电流的大小是一个重要指标，需要降低漏电流的产生。本实施例中，对于U形图案的有源层1031，相邻两个子像素的薄膜晶体管中同种膜层结构对应图形之间的距离相对更小，如相邻子像素的遮光层之间距离和有源层之间的距离相较图7所示的实施例更小。由于设置沟道区域C的延伸方向R相对于第一方向x具有一定的倾斜，使得相邻子像素的这些图形间的相对长度变小，图形间的曝光量得到增加，从而增加了曝光稳定性，提高了阵列基板的制作成功率。此外，在本实施例中，由于有源层1031为U形图案，薄膜晶体管103的源漏极与有源层通过过孔(图中未示出)连接时，薄膜晶体管103的漏极过孔图形与相邻薄膜晶体管103的源极过孔图形之间的相对长度也会变小，从而也可以增加过孔制程时的曝光稳定性。

请参考图12-图14，图12是本发明实施例提供的再一种阵列基板的局部俯视示意图，图13是图12中沿cc’方向的剖视示意图，图14是图10中部分膜层的俯视示意图。本实施例中，每个子像素还包括像素电极104和公共电极105(图2中未示出)，像素电极104位于公共电极105远离衬底基板100的一侧，像素电极104包括至少一个子电极，即像素子电极1040，图2中示意性地示出了两个像素子电极1040，公共电极105则可以是板状电极，以形成边缘场开关(Fringe Filed Switching，简称FFS)模式的阵列基板。与图10所示的实施例不同的是，像素子电极1040的延伸方向P1与第一方向x具有第二夹角β，第二夹角β大于0°且小于等于20°。

图12-图14示出的阵列基板中，像素电极104位于公共电极105远离衬底基板100的一侧，像素电极104包括至少一个子电极。在本发明的另一个可选的实施方式中，如图15-图17所示，图15是本发明实施例提供的另一种阵列基板的局部俯视示意图，图16是图15中沿dd’方向的剖视示意图，图17是图15中部分膜层的俯视示意图，还可以是公共电极105位于像素电极104(图未示出)远离衬底基板100的一侧，公共电极105包括至少一个子电极，即公共子电极1050，像素电极104则可以是板状电极，以形成边缘场开关(Fringe Filed Switching，简称FFS)模式的阵列基板。公共子电极1050的延伸方向P2与第一方向x具有第二夹角β，第二夹角β大于0°且小于等于20°

在本发明的又一个可选的实施方式中，如图18-图20所示，图18是本发明实施例提供的又一种阵列基板的局部俯视示意图，图19是图18中沿ee’方向的剖视示意图，图20是图18中部分膜层的俯视示意图，还可以是像素电极104和公共电极105均包括至少一个子电极，像素电极104的子电极(像素子电极1040)和公共电极105的子电极(公共子电极1050)交替间隔排布，以形成面内转换(In-Plane Switching，简称IPS)模式的阵列基板。像素子电极1040和公共子电极1050的延伸方向P3与第一方向x具有第二夹角β，第二夹角β大于0°且小于等于20°。需要说明的是，本实施例中，对于IPS模式的阵列基板，像素电极104和公共电极105可以同层设置，如图19所示，也可以不同层设置。

需要说明的是，上述图12-图20所示的实施例中，设置子电极的延伸方向与第一方向x具有第二夹角β，使得子电极的延伸方向相对于第一方向x具有一定的倾斜，有利于显示视角的变宽。此外，如图12-图20所示，子电极延伸方向上的两端还可以分别设置有拐角部，以提高抗显示不均能力，进一步增强显示效果。

可选的，在上述实施例的基础上，沟道C的延伸方向R与上述子电极的延伸方向平行，即第一夹角α等于第二夹角β，这可以使得薄膜晶体管中膜层结构对应图形相对于第一方向x的倾斜角度与子电极相对于第一方向x的倾斜角度一致，便于工艺上的设计和制作。

进一步可选的，第二夹角β大于等于5°且小于等于10°。当第二夹角β大于等于5°且小于等于10°时，显示视角的变宽效果更好。

可选的，在上述实施例的基础上，在第一方向上相邻的两个子像素的像素电极和/或公共电极的子电极的延伸方向关于第二方向呈轴对称。以子电极为像素子电极为例，如图21和22所示，图21是本发明实施例提供的再一种阵列基板的局部俯视示意图，图22是图21中部分膜层的俯视示意图。本实施例中，与图12所示的实施例不同的是，在第一方向x上相邻的两个子像素的像素子电极1040的延伸方向P1和P1’关于第二方向y呈轴对称，即子像素形成伪双畴结构。对于伪双畴结构，相邻两行子像素形成伪双畴结构，而不是在一个子像素中形成双畴结构，从而既实现了相对单畴结构显示的宽视角，又消除了双畴结构中子像素内的中部畴错暗区，提高了整体显示的穿透率，同时，相对于双畴结构简化子像素内像素电极与公共电极的结构，可以根据实际需要将阵列基板设计成更高的分辨率。本实施例中，发明人经模拟研究发现，当第一夹角α＝10°时，和现有的沟道区域延伸方向与第一方向平行的阵列基板相比，开口率增加了约3％。

进一步地，在图21所示的伪双畴结构的基础上，如图23和图24所示，图23是本发明实施例提供的另一种阵列基板的局部俯视示意图，图24是图23中部分膜层的俯视示意图，每条数据线102包括多个数据线段1020，每个数据线段1020对应一个子像素，每个子像素对应的数据线段1020与这个子像素的像素电极104相邻，数据线段1020的延伸方向Q与第一方向x具有第三夹角γ，第二夹角γ大于0°且小于等于20°，以减小数据线102与子电极的不同位置之间的耦合差异。进一步地，第三夹角γ可选地等于第二夹角β，即数据线段1020的延伸方向Q与对应的子像素的子电极(本实施例中为像素子电极1040)的延伸方向P平行，可以使得数据线段1020与对应的像素子电极1040的距离保持一致，从而进一步防止数据线102与像素子电极1040的不同位置之间的耦合不同而影响显示效果。

在上述任一实施例的基础上，每条所述扫描线包括多个扫描线段，每个扫描线段对应一个子像素，每个子像素的薄膜晶体管的栅极连接该子像素对应的扫描线段，扫描线段的延伸方向与对应的所述子像素的沟道区域的延伸方向垂直。以图25和图26为例，图25是本发明实施例提供的又一种阵列基板的局部俯视示意图，图26是图25中部分膜层的俯视示意图。本实施例中，每条扫描线101包括多个扫描线段1010，每个扫描线段1010对应一个子像素，每个子像素的薄膜晶体管103的栅极连接子像素对应的扫描线段1010，扫描线段1010的延伸方向S与对应的子像素的沟道区域C的延伸方向R垂直，这种结构使得沟道区域C保持为矩形，不仅能够减少遮光层材料的使用，而且使得该阵列基板的薄膜晶体管103中各膜层的尺寸可以保持和现有的沟道区域延伸方向为第一方向的薄膜晶体管中膜层的尺寸一致，方便工艺上的设计，简化成本。

上述图10-图26所示的实施例中，每个遮光层106为一个独立的遮光图案，遮光图案在衬底基板上的正投影完全覆盖两个沟道区域C在所述衬底基板上的正投影。对于PPI特别高的产品，同一个薄膜晶体管103的两个沟道区域C之间的距离已经非常近，设置这两个沟道区域C共用一个遮光图案，可以简化工艺难度。

在本发明的另一个可选的实施方式中，每个遮光层可以包括两个互相绝缘的遮光图案，每个遮光图案在衬底基板上的正投影完全覆盖一个沟道区域在衬底基板上的正投影。以图27为例，是本发明实施例提供的再一种阵列基板的局部俯视示意图。本实施例中，与图25所示的实施例不同的是，每个遮光层106包括两个互相绝缘的遮光图案1060，每个遮光图案1060在衬底基板上的正投影分别完全覆盖一个沟道区域C在衬底基板上的正投影。当同一个薄膜晶体管103的两个沟道区域C之间的距离能够满足工艺制程中的曝光精度时，则可以这两个沟道区域C对应的遮光图案1060相互独立，以进一步防止遮光图案1060上的静电累积对薄膜晶体管103的性能造成不良影响。

可以理解的是，上述实施例提供的阵列基板具有诸多相同之处，其相同之处在后续附图中沿用相同的附图标记，且相同之处不再赘述。

本发明实施例还提供了一种显示面板，图28是本发明实施例提供的一种显示面板的结构示意图，参考图28，该显示面板包括本发明任意实施例提供的阵列基板300。该显示面板还包括与阵列基板300相对设置的彩膜基板400，以及位于阵列基板300和彩膜基板400之间的液晶层500。显示时，阵列基板300上的像素电极与公共电极之间形成电场，以控制液晶层500中液晶分子的旋转，而达到显示功能。

本发明实施例还提供了一种显示装置，图29是本发明实施例提供的一种显示面板的结构示意图，参考图29，该显示装置包括本发明任意实施例提供的显示面板600。本实施例中，该显示装置是手机，在本发明其他可选的实施例中，该显示装置还可以是平板电脑、笔记本、显示器等任意具备显示功能的设备。

以上对本发明实施例所提供的阵列基板、显示面板及显示装置进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。