本发明涉及半导体集成电路制造领域，特别是涉及一种屏蔽栅沟槽功率器件；本发明还涉及一种屏蔽栅沟槽功率器件的制造方法。
背景技术：
自功率mos技术发明以来，该技术已取得了很多重要的发展和长足的进步。近年来，功率mos技术的新器件结构和新制造工艺不断的涌现，以达到两个最基本的目标：最大的功率处理能力，最小的功率损耗。沟槽栅mosfet(trenchmos)技术是实现此目标最重要的技术推动力之一。最初，trenchmos技术的发明是为了增加平面器件的沟道密度，以提高器件的电流处理能力，然而，改进的新的trenchmos结构不但能降低沟道密度，还能进一步降低漂移区电阻，trenchmos技术发展的其主要目标是：(1)降低正向导通电阻以减小静态功率损耗；(2)提高开关速度以减小瞬态功率损耗。
新的trenchmos结构中，最具代表性的是屏蔽栅/分立栅(shield-gate/splitgate)沟槽技术，通常，屏蔽栅由屏蔽多晶硅组成，分立栅即为多晶硅栅，屏蔽栅沟槽功率器件通常也称为sgt器件；可利用其第一层多晶层即屏蔽多晶硅(shield)即shield-gate作为“体内场板”来降低漂移区的电场，从而降低漂移区电阻，所以shield-gate/splitgate技术通常具有更低的导通电阻和更高的击穿电压，并可用于较高电压(20v-250v)的trenchmos产品。此外，由于shield-gate/splitgate技术可具有更高的输入电容(ciss)和米勒(miller)电容(cgd)比值，ciss/cgd，所以，shield-gate/splitgate器件拥有更高的抗漏极电压震荡对栅极影响的能力。和普通trenchmosfet比，制造屏蔽栅/分立栅沟槽mosfet器件需要更多工艺步骤，及需要更多光刻层次，进而产品的成本更高。
技术实现要素：
本发明所要解决的技术问题是提供一种屏蔽栅沟槽功率器件，能减少光刻层次，降低工艺成本。为此，本发明还提供一种屏蔽栅沟槽功率器件的制造方法。
为解决上述技术问题，本发明提供的屏蔽栅沟槽功率器件包括：器件单元区，栅极总线区，终端区。
在俯视面上，所述栅极总线区位于所述器件单元区外侧，所述终端区环绕在所述器件单元区和所述栅极总线区的周侧。
所述器件单元区由多个原胞周期性排列组成，各所述原胞的栅极结构包括：
第一沟槽，形成于第一导电类型外延层中，所述第一导电类型外延层形成于第一导电类型半导体衬底表面。
在所述第一沟槽的底部表面和内侧表面形成有未将所述第一沟槽完全填充的场氧层。
形成有所述场氧层的所述第一沟槽被电极材料层完成填充并由该电极材料层组成屏蔽电极。
沟槽栅电极的形成区域位于所述屏蔽电极的顶部两侧，在所述沟槽栅电极的形成区域内的所述场氧层被自对准刻蚀去除，所述沟槽栅电极由填充于所述沟槽栅电极的形成区域的第一沟槽中的电极材料层组成；所述沟槽栅电极通过栅极间隔离介质膜和所述屏蔽电极隔离；所述沟槽栅电极和所述第一沟槽的侧面之间隔离有栅介质膜。
沟道区由形成于所述第一导电类型外延层中的第二导电类型阱组成，所述沟槽栅电极在纵向上穿过所述沟道区且被所述沟槽栅电极侧面覆盖的所述沟道区的表面用于形成沟道。
所述沟道区底部的所述第一导电类型外延层组成漂移区。
源区由形成于所述沟道区表面的第一导电类型重掺杂区组成。
所述器件单元区的各所述第一沟槽以及形成于各所述第一沟槽中的所述场氧层、所述屏蔽电极、所述沟槽栅电极、所述栅介质膜和所述栅极间隔离介质膜都延伸到所述栅极总线区中并组成所述栅极总线区的栅极结构。
所述终端区包括一根以上的第二沟槽，所述第二沟槽呈环形结构环绕在所述器件单元区和所述栅极总线区的周侧，所述第二沟槽和各所述第一沟槽同时形成，各所述第二沟槽之间有间隔。
各所述第一沟槽延伸到所述终端区中并和最内侧的所述第二沟槽相连通从而使各所述第一沟槽呈封闭式结构；或者，各所述第一沟槽延伸到所述终端区中并和最内侧的所述第二沟槽相隔离从而使各所述第一沟槽呈非封闭式结构。
在各所述第二沟槽中也形成有所述场氧层、所述屏蔽电极、所述沟槽栅电极、所述栅介质膜和所述栅极间隔离介质膜，且各所述第二沟槽中的所述场氧层、所述屏蔽电极、所述沟槽栅电极、所述栅介质膜和所述栅极间隔离介质膜和所述第一沟槽中的所述场氧层、所述屏蔽电极、所述沟槽栅电极、所述栅介质膜和所述栅极间隔离介质膜都分别采用相同的工艺同时形成。
各所述源区通过穿过层间膜的接触孔连接到由正面金属层图形化形成的源极。
在所述栅极总线区的顶部形成有由所述正面金属层图形化形成的栅极，所述栅极总线区的所述屏蔽电极两侧的所述沟槽栅电极的顶部分别通过一个接触孔连接到所述栅极，所述器件单元区的所述沟槽栅电极通过连接所述栅极总线区的所述沟槽栅电极并通过所述栅极总线区的所述沟槽栅电极的顶部的接触孔和所述栅极相连；所述场氧层的厚度大于所述接触孔的宽度，使得所述栅极对应的接触孔直接落在所述栅极总线区的所述沟槽栅电极表面，从而使得所述器件单元区、所述栅极总线区以及所述终端区中的所述场氧层和所述沟槽栅电极都为通过全面回刻得到的结构。
进一步的改进是，各所述第一沟槽呈封闭式结构时，通过加宽最内侧的所述第二沟槽并使所述第二沟槽中的所述屏蔽电极的宽度大于所述接触孔的宽度，在最内侧的所述第二沟槽的所述屏蔽电极的选定区域的顶部形成有接触孔并通过该接触孔连接到所述源极；所述器件单元区的所述屏蔽电极通过连接最内侧的所述第二沟槽中所述屏蔽电极并通过最内侧的所述第二沟槽中所述屏蔽电极的顶部的接触孔和所述源极相连，该连接结构使得所述器件单元区、所述栅极总线区以及所述终端区中的所述屏蔽电极都为通过全面回刻得到的结构。
或者，各所述第一沟槽呈非封闭式结构时，通过加宽延伸到所述终端区中所述第一沟槽的端头的宽度并使所述第一沟槽的端头处的所述屏蔽电极的宽度大于所述接触孔的宽度，在所述第一沟槽的端头处的所述屏蔽电极的选定区域的顶部形成有接触孔并通过该接触孔连接到所述源极，该连接结构使得所述器件单元区、所述栅极总线区以及所述终端区中的所述屏蔽电极都为通过全面回刻得到的结构。
或者，通过加宽所述器件单元区中所述第一沟槽选定区域段的宽度并使该选定区域段的所述第一沟槽的中所述屏蔽电极的宽度大于所述接触孔的宽度，在加宽后的所述屏蔽电极的顶部形成有接触孔并通过该接触孔连接到所述源极，该连接结构使得所述器件单元区、所述栅极总线区以及所述终端区中的所述屏蔽电极都为通过全面回刻得到的结构。
进一步的改进是，所述场氧层的厚度为0.4微米以上。
进一步的改进是，各所述第一沟槽呈封闭式结构且最内侧的所述第二沟槽的宽度加宽时，最内侧的所述第二沟槽的宽度在所述第一沟槽的宽度的基础上加宽0.2微米～0.8微米。
或者，各所述第一沟槽呈非封闭式结构且所述第一沟槽的端头的宽度加宽时，所述第一沟槽的端头的宽度在所述第一沟槽的宽度的基础上加宽0.2微米～0.5微米。
或者，各所述第一沟槽呈非封闭式结构且所述第一沟槽的端头的宽度加宽时，所述第一沟槽的端头的宽度在所述第一沟槽的宽度的基础上加宽0.2微米～0.5微米。
或者，所述器件单元区中所述第一沟槽选定区域段的宽度加宽时，所述第一沟槽的选定区域段的宽度为在选择区域段外的所述第一沟槽的基础上加宽0.2微米～0.5微米。
进一步的改进是，所述接触孔的宽度为0.2微米～0.5微米。
进一步的改进是，最内侧的所述第二沟槽中位于所述屏蔽电极内侧的所述沟槽栅电极的顶部通过接触孔连接所述栅极或者通过接触孔连接所述源极或者浮空，最内侧的所述第二沟槽中位于所述屏蔽电极外侧的所述沟槽栅电极为浮空结构。
所述终端区的所述第二沟槽为2根以上时，最内侧的所述第二沟槽之外的各所述第二沟槽的所述屏蔽电极的顶部通过接触孔连接所述源极或浮空，最内侧的所述第二沟槽之外的各所述第二沟槽的所述沟槽栅电极的顶部通过接触孔连接所述栅极或者通过接触孔连接所述源极或者浮空。
进一步的改进是，在所述终端区外侧的所述第一导电类型外延层形成有由第一导电类型重掺杂区组成的终止区，所述终止区呈环状结构，在所述终止区的顶部形成有由所述正面金属层图形化形成的终止环金属场板。
进一步的改进是，：在所述终止区中形成有至少一个第三沟槽，在各所述第三沟槽中也形成有所述场氧层、所述屏蔽电极、所述沟槽栅电极、所述栅介质膜和所述栅极间隔离介质膜，且各所述第三沟槽中的所述场氧层、所述屏蔽电极、所述沟槽栅电极、所述栅介质膜和所述栅极间隔离介质膜和所述第一沟槽中的所述场氧层、所述屏蔽电极、所述沟槽栅电极、所述栅介质膜和所述栅极间隔离介质膜都分别采用相同的工艺同时形成。
各所述第三沟槽的所述屏蔽电极的顶部通过接触孔连接所述终止环金属场板或浮空，各所述第三沟槽的所述沟槽栅电极的顶部通过接触孔连接所述终止环金属场板或浮空。
进一步的改进是，环形结构的各所述第二沟槽的转角为直角或弧形。
进一步的改进是，各所述第二沟槽之间的间距和各所述第一沟槽之间的间距相同；或者，各所述第二沟槽之间的间距和各所述第一沟槽之间的间距不相同。
进一步的改进是，各所述第一沟槽中的所述屏蔽电极的电极材料为多晶硅，所述沟槽栅电极的电极材料为多晶硅。
为解决上述技术问题，本发明提供的屏蔽栅沟槽功率器件的制造方法包括如下步骤：
步骤一、提供表面形成有第一导电类型外延层的第一导电类型半导体衬底，采用光刻刻蚀工艺在所述第一导电类型外延层中形成第一沟槽和第二沟槽。
所述屏蔽栅沟槽功率器件包括器件单元区，栅极总线区，终端区；在俯视面上，所述栅极总线区位于所述器件单元区外侧，所述终端区环绕在所述器件单元区和所述栅极总线区的周侧。
所述器件单元区由多个原胞周期性排列组成，各所述原胞的栅极结构对应一个所述第一沟槽；所述器件单元区的各所述第一沟槽还延伸到所述栅极总线区中。
所述第二沟槽的数量为一根以上，各所述第二沟槽呈环形结构环绕在所述器件单元区和所述栅极总线区的周侧。
各所述第一沟槽延伸到所述终端区中并和最内侧的所述第二沟槽相连通从而使各所述第一沟槽呈封闭式结构；或者，各所述第一沟槽延伸到所述终端区中并和最内侧的所述第二沟槽相隔离从而使各所述第一沟槽呈非封闭式结构。
步骤二、形成场氧层，所述场氧层形成于所述第一沟槽的底部表面和内侧表面和所述第二沟槽的底部表面和内侧表面，所述场氧化层还延伸到所述第一沟槽和所述第二沟槽外，所述场氧层未将所述第一沟槽和所述第二沟槽完全填充，所述场氧层的厚度大于所述接触孔的宽度。
步骤三、淀积屏蔽电极的电极材料层将所述第一沟槽和所述第二沟槽完全填充，所述屏蔽电极的电极材料层还延伸到所述第一沟槽和所述第二沟槽外。
步骤四、对所述屏蔽电极的电极材料层进行回刻，由回刻后仅位于所述第一沟槽和所述第二沟槽中的电极材料层组成所述屏蔽电极。
步骤五、对所述场氧层进行全面回刻将所述第一沟槽和所述第二沟槽外以及所述第一沟槽和所述第二沟槽内的沟槽栅电极的形成区域的所述场氧层去除。
步骤六、在所述第一沟槽和所述第二沟槽的所述沟槽栅电极的形成区域的所述第一导电类型外延层侧面形成栅介质膜以及所述屏蔽电极的侧面形成栅极间隔离介质膜。
步骤七、淀积所述沟槽栅电极的电极材料层将所述第一沟槽和所述第二沟槽完全填充，所述沟槽栅电极的电极材料层还延伸到所述第一沟槽和所述第二沟槽外。
步骤八、对所述沟槽栅电极的电极材料层进行全面回刻，由全面回刻后仅位于所述第一沟槽和所述第二沟槽的所述沟槽栅电极的形成区域的电极材料层组成所述沟槽栅电极。
步骤九、在所述器件单元区的所述第一导电类型外延层中形成第二导电类型阱并该第二导电类型阱组成沟道区；所述沟槽栅电极在纵向上穿过所述沟道区且被所述沟槽栅电极侧面覆盖的所述沟道区的表面用于形成沟道。
所述沟道区底部的所述第一导电类型外延层组成漂移区。
步骤十、在所述沟道区表面形成由第一导电类型重掺杂区组成的源区。
步骤十一、形成层间膜，接触孔，正面金属层；对所述正面金属层进行图形化形成源极和栅极。
各所述源区通过穿过层间膜的接触孔连接到由正面金属层图形化形成的源极。
所述栅极位于所述栅极总线区的顶部且所述栅极总线区的所述屏蔽电极两侧的所述沟槽栅电极的顶部分别通过一个接触孔连接到所述栅极，所述器件单元区的所述沟槽栅电极通过连接所述栅极总线区的所述沟槽栅电极并通过所述栅极总线区的所述沟槽栅电极的顶部的接触孔和所述栅极相连。
进一步的改进是，各所述第一沟槽呈封闭式结构时，通过在步骤一中加宽最内侧的所述第二沟槽并使所述第二沟槽中的所述屏蔽电极的宽度大于所述接触孔的宽度，步骤十一中在最内侧的所述第二沟槽的所述屏蔽电极的选定区域的顶部形成接触孔并通过该接触孔连接到所述源极；所述器件单元区的所述屏蔽电极通过连接最内侧的所述第二沟槽中所述屏蔽电极并通过最内侧的所述第二沟槽中所述屏蔽电极的顶部的接触孔和所述源极相连，该连接结构使得步骤四中采用全面回刻得到所述器件单元区、所述栅极总线区以及所述终端区中的所述屏蔽电极。
或者，各所述第一沟槽呈非封闭式结构时，通过在步骤一中加宽延伸到所述终端区中所述第一沟槽的端头的宽度并使所述第一沟槽的端头处的所述屏蔽电极的宽度大于所述接触孔的宽度，步骤十一中在所述第一沟槽的端头处的所述屏蔽电极的选定区域的顶部形成接触孔并通过该接触孔连接到所述源极，该连接结构使得步骤四中采用全面回刻得到所述器件单元区、所述栅极总线区以及所述终端区中的所述屏蔽电极。
或者，通过在步骤一中加宽所述器件单元区中所述第一沟槽选定区域段的宽度并使该选定区域段的所述第一沟槽的中所述屏蔽电极的宽度大于所述接触孔的宽度，步骤十一中在加宽后的所述屏蔽电极的顶部形成接触孔并通过该接触孔连接到所述源极，该连接结构使得步骤四中采用全面回刻得到所述器件单元区、所述栅极总线区以及所述终端区中的所述屏蔽电极。
进一步的改进是，所述场氧层的厚度为0.4微米以上。
进一步的改进是，各所述第一沟槽呈封闭式结构且最内侧的所述第二沟槽的宽度加宽时，最内侧的所述第二沟槽的宽度在所述第一沟槽的宽度的基础上加宽0.2微米～0.8微米。
或者，各所述第一沟槽呈非封闭式结构且所述第一沟槽的端头的宽度加宽时，所述第一沟槽的端头的宽度在所述第一沟槽的宽度的基础上加宽0.2微米～0.5微米。
或者，各所述第一沟槽呈非封闭式结构且所述第一沟槽的端头的宽度加宽时，所述第一沟槽的端头的宽度在所述第一沟槽的宽度的基础上加宽0.2微米～0.5微米。
或者，所述器件单元区中所述第一沟槽选定区域段的宽度加宽时，所述第一沟槽的选定区域段的宽度为在选择区域段外的所述第一沟槽的基础上加宽0.2微米～0.5微米。
本发明中将器件的版图结构分成了器件单元区、栅极总线区和终端区，将栅极总线区和器件单元区的沟槽即第一沟槽连通，且将器件的各原胞的栅极结构设置为屏蔽电极填充于表面形成有场氧层的第一沟槽中，沟槽栅电极形成于屏蔽电极两侧的场氧层被自对准刻蚀去除的区域中，并通过将第一沟槽侧面的场氧层的厚度设置为大于接触孔的宽度，这样沟槽栅电极能够在栅极总线区直接通过接触孔连接到由正面金属层组成的栅极；所以本发明沟槽栅电极的引出结构不需要采用光刻工艺单独定义，所有沟槽外的沟槽栅电极的材料都可以被去除，这使得对沟槽栅电极的材料进行回刻时不需要采用光刻工艺进行定义而采用全面回刻工艺即可实现；同样场氧层在回刻时沟槽外的场氧层需要全部被去除，而沟槽内的场氧层的被去除区域为沟槽栅电极的形成区域，该区域利用场氧层和沟槽侧面的第一导电类型外延层的刻蚀速率差能够实现自对准刻蚀，故场氧层的回刻也采用全面回刻工艺即可实现，由上可知，本发明能够节省场氧层和沟槽栅电极的回刻时对应的光刻层次，从而能减少光刻层次，降低工艺成本。
另外，本发明的第一沟槽和终端区的第二沟槽可以连通从而形成封闭式结构，此时，能在将终端区最内侧的第二沟槽的宽度加宽，并在第二沟槽的屏蔽电极的顶部形成接触孔连接到源极，从而实现将器件单元区的各原胞的屏蔽电极连接到源极；当本发明的第一沟槽和终端区的第二沟槽不连通从而形成非封闭式结构，也能将延伸到终端区中的第一沟槽的端头处宽度加宽，并在加宽的第一沟槽的端头处的屏蔽电极的顶部形成接触孔连接到源极，从而实现将器件单元区的各原胞的屏蔽电极连接到源极；另外，无论沟槽是否为封闭式结构，本发明还能通过加宽器件单元区中的第一沟槽的宽度并在加宽后的第一沟槽的屏蔽电极的顶部形成接触孔连接到源极，从而实现将器件单元区的各原胞的屏蔽电极连接到源极。由此，可知，本发明也能实现将屏蔽电极直接通过接触孔连接到源极，所以本发明屏蔽电极的引出结构不需要采用光刻工艺单独定义，所有沟槽外的屏蔽电极的材料都可以被去除，这使得对屏蔽电极的材料进行回刻时不需要采用光刻工艺进行定义而采用全面回刻工艺即可实现，所以本发明还能够进一步节省屏蔽电极的回刻时对应的光刻层次，从而能进一步的减少光刻层次，降低工艺成本。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有第一种屏蔽栅沟槽功率器件的结构剖面图；
图2是现有第二种屏蔽栅沟槽功率器件的结构剖面图；
图3a是本发明第一实施例屏蔽栅沟槽功率器件的器件单元区的结构剖面图；
图3b是本发明第一实施例屏蔽栅沟槽功率器件的栅极总线区的结构剖面图；
图3c是本发明第一实施例屏蔽栅沟槽功率器件的终端区的结构剖面图；
图4是本发明第一实施例屏蔽栅沟槽功率器件的版图；
图5是本发明第二实施例屏蔽栅沟槽功率器件的版图；
图6是本发明第三实施例屏蔽栅沟槽功率器件的版图；
图7是本发明第四实施例屏蔽栅沟槽功率器件的版图；
图8是本发明第五实施例屏蔽栅沟槽功率器件的版图。
具体实施方式
如图1所示，是现有第一种屏蔽栅沟槽功率器件的结构剖面图；以功率器件为功率mosfet为例，现有第一种屏蔽栅沟槽功率器件的导通区即器件单元区多个原胞周期性排列组成，各所述原胞包括：
沟槽，形成于第一导电类型的外延层101中，所述外延层101形成于第一导电类型的半导体衬底表面。通常，半导体衬底为硅衬底，所述外延层101为硅外延层101。
屏蔽电极103a，由形成于所述沟槽底部的电极材料层组成；所述屏蔽电极103a和所述沟槽的内侧表面之间隔离有屏蔽介质膜102。所述屏蔽介质膜102为场氧层。
沟槽栅电极106a，由形成于所述沟槽顶部的电极材料层组成；所述沟槽栅电极106a底部通过栅极间隔离介质膜104a和所述屏蔽电极103a隔离；所述沟槽栅电极106a和所述沟槽的侧面之间隔离有栅介质膜105。所述栅介质膜105为栅氧化膜。
通常，所述屏蔽电极103a的电极材料层为多晶硅，所述沟槽栅电极106a的电极材料层为多晶硅。在其它实施例中，也能为：所述屏蔽电极103a的电极材料层为金属钨硅，所述沟槽栅电极106a的电极材料层为金属钨硅。
沟道区107由形成于所述外延层101中的第二导电类型阱区107组成，被所述沟槽栅电极106a侧面覆盖的所述沟道区107的表面用于形成沟道。
所述沟道区107底部的所述外延层101组成漂移区。
源区108形成在沟道区107中。
层间膜109将器件覆盖，正面金属层111通过接触孔110和源区108接触引出源极，沟槽栅电极106a顶部也通过正面金属层111引出栅极。在半导体衬底的背面形成有漏区，通过背面金属层引出漏极。
图1中只显示了2个沟槽，一个沟槽对应于一个器件的单元结构，屏蔽栅沟槽功率器件一般具有多个交替排列的单元结构组成，所以沟槽也会交替排列。
屏蔽栅沟槽功率器件为n型器件时，第一导电类型为n型，第二导电类型为p型。屏蔽栅沟槽功率器件为p型器件时，第一导电类型为p型，第二导电类型为n型。
如图2所示，是现有第二种屏蔽栅沟槽功率器件的结构剖面图；和图1所示的结构的区别之处为，现有第二种屏蔽栅沟槽功率器件中：屏蔽电极103b的仅位于沟槽的底部，栅极间隔离介质膜104a位于屏蔽电极103b的表面，沟槽栅电极106b填充于形成有栅介质层105的顶部沟槽中。
图1和图2所示的为两种典型的屏蔽栅沟槽功率器件结构，这两种现有结构的制作中至少需要七次光刻，制造步骤包括：
淀积硬质掩模层(hm)；利用第一层光罩(mask)定义并刻蚀形成深沟槽；进行场氧层即屏蔽介质膜淀积；第一层多晶硅(poly1)淀积即形成屏蔽电极的多晶硅；利用第二层光罩定义对第一层多晶硅进行回刻；利用第三层光罩进行场氧层的腐蚀；形成栅氧即栅介质层；第二层多晶硅(poly2)淀积即形成沟槽栅电极的多晶硅；利用第四层光罩定义对第二层多晶硅进行回刻；采用阱区工艺形成沟道区，以n型器件为例，该步骤为形成p阱(pwell)；利用第五层光罩定义形成源区，即进行nplus注入；形成层间膜(ild)；利用第六层光罩定义形成穿过层间膜的接触孔；形成正面金属层如由alsicu即铝硅铜组成的正面金属层，利用第七层光罩定义对正面金属层进行刻蚀形成栅极和源极。
由上可知，现有结构对应的形成工艺至少需要采用七层光罩，而本发明第一实施例中通过对器件结构和对应的版图结构进行特别的设置，能够减少需要采用的光罩层次，实现成本的减少。现对本发明第一实施例器件结构说明如下：
如图3a所示，是本发明第一实施例屏蔽栅沟槽功率器件的器件单元区202的结构剖面图，也即图4中双箭头线aa处的剖面图；图3b是本发明第一实施例屏蔽栅沟槽功率器件的栅极总线区203的结构剖面图，也即图4中双箭头线bb处的剖面图；图3c是本发明第一实施例屏蔽栅沟槽功率器件的终端区204的结构剖面图，也即图4中双箭头线cc处的剖面图；如图4所示，是本发明第一实施例屏蔽栅沟槽功率器件的版图；本发明第一实施例屏蔽栅沟槽功率器件，包括：器件单元区202，栅极总线区203，终端区204。
各区域的划分请参考图4对应的版图结构，在俯视面上，器件单元区202位于中央区域，所述栅极总线区203位于所述器件单元区202外侧，所述终端区204环绕在所述器件单元区202和所述栅极总线区203的周侧。
所述器件单元区202由多个原胞周期性排列组成，各所述原胞的栅极结构包括：
第一沟槽201，形成于第一导电类型外延层1中，所述第一导电类型外延层1形成于第一导电类型半导体衬底表面。
在所述第一沟槽201的底部表面和内侧表面形成有未将所述第一沟槽201完全填充的场氧层2。
形成有所述场氧层2的所述第一沟槽201被电极材料层完成填充并由该电极材料层组成屏蔽电极3。
沟槽栅电极6的形成区域位于所述屏蔽电极3的顶部两侧，在所述沟槽栅电极6的形成区域内的所述场氧层2被自对准刻蚀去除，所述沟槽栅电极6由填充于所述沟槽栅电极6的形成区域的第一沟槽201中的电极材料层组成；所述沟槽栅电极6通过栅极间隔离介质膜5和所述屏蔽电极3隔离；所述沟槽栅电极6和所述第一沟槽201的侧面之间隔离有栅介质膜4。
沟道区7由形成于所述第一导电类型外延层1中的第二导电类型阱组成，所述沟槽栅电极6在纵向上穿过所述沟道区7且被所述沟槽栅电极6侧面覆盖的所述沟道区7的表面用于形成沟道。
所述沟道区7底部的所述第一导电类型外延层1组成漂移区。
源区8由形成于所述沟道区7表面的第一导电类型重掺杂区组成。
所述器件单元区202的各所述第一沟槽201以及形成于各所述第一沟槽201中的所述场氧层2、所述屏蔽电极3、所述沟槽栅电极6、所述栅介质膜4和所述栅极间隔离介质膜5都延伸到所述栅极总线区203中并组成所述栅极总线区203的栅极结构。比较图3a和图3b并结合图4所示可知，所述栅极总线区203的栅极结构和所述器件单元区202的栅极结构是相同的。
所述终端区204包括一根以上的第二沟槽，所述第二沟槽呈环形结构环绕在所述器件单元区202和所述栅极总线区203的周侧，所述第二沟槽和各所述第一沟槽201同时形成，各所述第二沟槽之间有间隔。由图4所示可知，所述终端区204中仅包括一根所述第二沟槽，该第二沟槽单独用标记201a表示，该第二沟槽201a的宽度加宽了。当有多根第二沟槽时，最内侧的第二沟槽用标记201a表示；其他第二沟槽用标记201c表示。
各所述第一沟槽201延伸到所述终端区204中并和最内侧的所述第二沟槽201a相连通从而使各所述第一沟槽201呈封闭式结构；由图4所示可知，各所述第一沟槽201两连通后，位于各所述第一沟槽201中的沟槽栅电极6都连接在一起，位于各所述第一沟槽201中的屏蔽电极3都连接在一起。
如图3c所示，在各所述第二沟槽中也形成有所述场氧层2、所述屏蔽电极3、所述沟槽栅电极6、所述栅介质膜4和所述栅极间隔离介质膜5，且各所述第二沟槽中的所述场氧层2、所述屏蔽电极3、所述沟槽栅电极6、所述栅介质膜4和所述栅极间隔离介质膜5和所述第一沟槽201中的所述场氧层2、所述屏蔽电极3、所述沟槽栅电极6、所述栅介质膜4和所述栅极间隔离介质膜5都分别采用相同的工艺同时形成。比较图3a和图3c并结合图4所示可知，所述终端区204的栅极结构和所述器件单元区202的栅极结构是相同的。
各所述源区8通过穿过层间膜9的接触孔10a连接到由正面金属层11图形化形成的源极。图3a和图4中，各所述源区8顶部的接触孔单独用标记10a表示。
在所述栅极总线区203的顶部形成有由所述正面金属层11图形化形成的栅极，所述栅极总线区203的所述屏蔽电极3两侧的所述沟槽栅电极6的顶部分别通过一个接触孔10b连接到所述栅极；图3b和图4中，单独用标记10b表示所述沟槽栅电极6的顶部的接触孔。所述器件单元区202的所述沟槽栅电极6通过连接所述栅极总线区203的所述沟槽栅电极6并通过所述栅极总线区203的所述沟槽栅电极6的顶部的接触孔10b和所述栅极相连。
图4中显示了有正面金属层11组成的源极和栅极的俯视面图形，源极由位于所述器件单元区202中的正面金属层11组成，由图4可知，源极对应的正面金属层11的覆盖面积大于源区8的面积；栅极由位于所述栅极总线区203的正面金属层11组成。
所述场氧层2的厚度大于所述接触孔10b的宽度，使得所述栅极对应的接触孔10b直接落在所述栅极总线区203的所述沟槽栅电极6表面，从而使得所述器件单元区202、所述栅极总线区203以及所述终端区204中的所述场氧层2和所述沟槽栅电极6都为通过全面回刻得到的结构。也即由图3b和图4所示可知，由于沟槽栅电极6是直接通过顶部的接触孔10b连接到栅极，故沟槽栅电极6的电极材料层不需要延伸到沟槽201的外部，所以不需要对沟槽栅电极6进行光刻定义而是采用全面回刻即可得到沟槽栅电极6，所以能节省一层形成沟槽栅电极6的光罩层，该光罩层对应于前面描述的现有技术中对第一层多晶硅进行回刻的第二层光罩。同样也能节省一次场氧层2的光罩层，该光罩层对应于前面描述的现有技术中的第三层光罩。
由图4所示可知，由于各所述第一沟槽201呈封闭式结构时，故本发明第一实施例中，通过加宽最内侧的所述第二沟槽201a并使所述第二沟槽201a中的所述屏蔽电极3的宽度大于所述接触孔10c的宽度，在最内侧的所述第二沟槽201a的所述屏蔽电极3的选定区域的顶部形成有接触孔10c并通过该接触孔10c连接到所述源极；图3c和图4中单独采用标记10c表示用于将屏蔽电极3引出当源极的接触孔。所述器件单元区202的所述屏蔽电极3通过连接最内侧的所述第二沟槽201a中所述屏蔽电极3并通过最内侧的所述第二沟槽201a中所述屏蔽电极3的顶部的接触孔10c和所述源极相连，该连接结构使得所述器件单元区202、所述栅极总线区203以及所述终端区204中的所述屏蔽电极3都为通过全面回刻得到的结构。这样，本发明第一实施例中所述屏蔽电极3不在需要通过延伸到沟槽外的电极材料来作为屏蔽电极3的引出端并通过在引出端形成接触孔来连接到源极；所以本发明第一实施例中的屏蔽电极3的材料不好延伸到沟槽外，全部位于沟槽中，故屏蔽电极3的回刻采用全面回刻即可实现，不需要采用光罩层定义然后再进行回刻，故能节省一层光罩层，该节省的光罩层对应于前面描述的对第二层多晶硅进行回刻的第四层光罩。
进一步的改进为，除了对最内侧的所述第二沟槽201a的宽度进行加宽并在顶部形成接触孔10c连接到源极之外，还能加宽所述器件单元区202中所述第一沟槽201选定区域段的宽度并使该选定区域段的所述第一沟槽201的中所述屏蔽电极3的宽度大于所述接触孔10c的宽度，在加宽后的所述屏蔽电极3的顶部形成有接触孔10c并通过该接触孔10c连接到所述源极，该连接结构使得所述器件单元区202、所述栅极总线区203以及所述终端区204中的所述屏蔽电极3都为通过全面回刻得到的结构。图4中，对整个各所述第一沟槽201的宽度都进行了加宽，在其它实施例中，加宽对应的选定区域可以为各所述第一沟槽201的局部，如延伸到终端区204的端部，在各所述第一沟槽201的端部设置接触孔10c的结构可以参考图7所示，后续还会描述。
较佳为，所述场氧层2的厚度为0.4微米以上；如对于100v器件，所述场氧层2的厚度能设置为0.65微米。各所述第一沟槽201呈封闭式结构且最内侧的所述第二沟槽201a的宽度加宽时，最内侧的所述第二沟槽201a的宽度在所述第一沟槽201的宽度的基础上加宽0.2微米～0.8微米；所述器件单元区202中所述第一沟槽201选定区域段的宽度加宽时，所述第一沟槽201的选定区域段的宽度为在选择区域段外的所述第一沟槽201的基础上加宽0.2微米～0.5微米。所述接触孔的宽度为0.2微米～0.5微米。
图4中，最内侧的所述第二沟槽201a中位于所述屏蔽电极3内侧的所述沟槽栅电极6的顶部通过接触孔10f连接所述栅极；也能为：最内侧的所述第二沟槽201a中位于所述屏蔽电极3内侧的所述沟槽栅电极6的顶部通过接触孔连接所述源极或者浮空。最内侧的所述第二沟槽201a中位于所述屏蔽电极3外侧的所述沟槽栅电极6为浮空结构。
在所述终端区204外侧的所述第一导电类型外延层1形成有由第一导电类型重掺杂区组成的终止区8a，所述终止区8a呈环状结构，在所述终止区8a的顶部形成有由所述正面金属层11图形化形成的终止环金属场板。包括整个所述终止区8a和终止环金属场板的终止环的区域如标记205所标示的区域。
所述终止区8a通过接触孔10d连接到终止环金属场板。
在所述终止区8a中形成有至少一个第三沟槽201b，在各所述第三沟槽201b中也形成有所述场氧层2、所述屏蔽电极3、所述沟槽栅电极6、所述栅介质膜4和所述栅极间隔离介质膜5，且各所述第三沟槽201b中的所述场氧层2、所述屏蔽电极3、所述沟槽栅电极6、所述栅介质膜4和所述栅极间隔离介质膜5和所述第一沟槽201中的所述场氧层2、所述屏蔽电极3、所述沟槽栅电极6、所述栅介质膜4和所述栅极间隔离介质膜5都分别采用相同的工艺同时形成。
图4中，各所述第三沟槽201b的所述屏蔽电极3的顶部通过接触孔10e连接所述终止环金属场板；在其它实施例中，各所述第三沟槽201b的所述屏蔽电极3也能为浮空结构，浮空结构可以查看图5中的最内侧的第三沟槽201b，图5中最内侧的第三沟槽201b的顶部没有形成任何接触孔以及也没有覆盖正面金属层11组成的终止环金属场板；浮空的第三沟槽201b也能被终止环金属场板覆盖但是比形成接触孔相连接。图4中，各所述第三沟槽201b的所述沟槽栅电极6的顶部浮空；也能为，各所述第三沟槽201b的所述沟槽栅电极6的顶部通过接触孔连接所述终止环金属场板，这种情形可以参考图6所示，图6中各所述第三沟槽201b的所述沟槽栅电极6的顶部通过接触孔10g连接所述终止环金属场板。
环形结构的各所述第二沟槽的转角为直角；在其它实施例中，环形结构的各所述第二沟槽的转角为弧形。图4所示的结构中，环形结构的各所述第二沟槽201a的转角为直角；在其它实施例中，环形结构的各所述第二沟槽201a的转角也能为弧形，后续描述的图6和图8所对应的实施例的各所述第二沟槽201a的转角为弧形。
各所述第一沟槽201中的所述屏蔽电极3的电极材料为多晶硅，所述沟槽栅电极6的电极材料为多晶硅。由于各第二沟槽和各第三沟槽中的所述屏蔽电极3和所述沟槽栅电极6分别和各所述第一沟槽201中的相同，故也都为多晶硅。
本发明第一实施例屏蔽栅沟槽功率器件为n型器件，第一导电类型为n型，第二导电类型为p型。也能为：屏蔽栅沟槽功率器件为p型器件，第一导电类型为p型，第二导电类型为n型。
本发明第二实施例屏蔽栅沟槽功率器件：
如图5所示，是本发明第二实施例屏蔽栅沟槽功率器件的版图；本发明第二实施例器件和本发明第一实施例器件的区别之处为：
由图5所示可知，本发明第二实施例器件中的终端区的第二沟槽的数量大于1个，而图4所示的结构仅为一个第二沟槽。图4和图5的区别可以简单描述为：图4的结构对应于封闭沟槽，终端一个直角沟槽；图5的结构对应于封闭沟槽，但终端有多个直角沟槽。
图5中，将最内侧的所述第二沟槽201a之外的各所述第二沟槽都用标记201c表示，由图5所示可知，源极对应的正面金属层也覆盖在各所述第二沟槽的表面。各第二沟槽201c的所述屏蔽电极3的顶部通过接触孔连接所述源极或浮空，图5中仅显示了各第二沟槽201c的所述屏蔽电极3为浮空的情形。最内侧的所述第二沟槽201a之外的各所述第二沟槽201c的所述沟槽栅电极6的顶部通过接触孔连接所述栅极或者通过接触孔连接所述源极或者浮空；图5中仅显示了各第二沟槽201c的所述沟槽栅电极6为浮空的情形。
各所述第二沟槽之间的间距和各所述第一沟槽201之间的间距相同；或者，各所述第二沟槽之间的间距和各所述第一沟槽201之间的间距不相同。
在终止环区域205中，图5中显示了两个所述第三沟槽201b，最内侧的各所述第三沟槽201b的所述屏蔽电极3为浮空结构，且图5中最内侧的第三沟槽201b的顶部没有形成任何接触孔以及也没有覆盖正面金属层11组成的终止环金属场板。终止环区域205的结构可以和图4对应的终止环区域205的结构相互替换。
本发明第三实施例屏蔽栅沟槽功率器件：
如图6所示，是本发明第三实施例屏蔽栅沟槽功率器件的版图；本发明第三实施例器件和本发明第一实施例器件的区别之处为：
由图6所示可知，本发明第三实施例器件中的终端区的第二沟槽的数量为2个，即大于1个，而图4所示的结构仅为一个第二沟槽；另外，图6所示的第二沟槽201a和201c的转角处都为圆弧结构，而图4中的第二沟槽201a的转角处为直角结构。图6和图4的区别可以简单描述为：图4的结构对应于封闭沟槽，终端一个直角沟槽；图6的结构对应于封闭沟槽，但终端有多个弧形转角沟槽。
另外，图6中还显示，外侧的一个第二沟槽201c的顶部没有覆盖源极对应的正面金属层11。图6所述的终端区的顶部的正面金属层11的覆盖结构完全可以和图4或图5所示的结构进行替换，并将各第二沟槽中的所述屏蔽电极3和所述沟槽栅电极6设计成相应的连接结构或浮空，这里不再做重复描述。
本发明第四实施例屏蔽栅沟槽功率器件：
如图7所示，是本发明第四实施例屏蔽栅沟槽功率器件的版图；本发明第四实施例器件和本发明第二实施例器件的区别之处为：
由图7所示可知，各所述第一沟槽201延伸到所述终端区204中并和最内侧的所述第二沟槽201a相隔离从而使各所述第一沟槽201呈非封闭式结构；也即图7中的各所述第一沟槽201不能再通过最内侧的第二沟槽201a相互连通起来。图7和图5的区别可以简单描述为：图7的结构对应于非封闭沟槽，终端有多个直角沟槽；图5的结构对应于封闭沟槽，终端有多个直角沟槽。
由于各所述第一沟槽201和最内侧的第二沟槽201a不在相连通，故不能再通过在最内侧的第二沟槽201a的屏蔽电极顶部形成的接触孔来实现各所述第一沟槽201的屏蔽电极的连接到源极。图7中，最内侧的第二沟槽201a的屏蔽电极顶部形成的接触孔单独用10h标出，接触孔10h的顶部也连接到源极，接触孔10h和第一沟槽201内的屏蔽电极不连接。
图7中，通过加宽延伸到所述终端区204中所述第一沟槽201的端头的宽度并使所述第一沟槽201的端头处的所述屏蔽电极3的宽度大于所述接触孔的宽度，在所述第一沟槽201的端头处的所述屏蔽电极3的选定区域的顶部形成有接触孔10c并通过该接触孔10c连接到所述源极，该连接结构使得所述器件单元区202、所述栅极总线区203以及所述终端区204中的所述屏蔽电极3都为通过全面回刻得到的结构。较佳为，各所述第一沟槽201呈非封闭式结构且所述第一沟槽201的端头的宽度加宽时，所述第一沟槽201的端头的宽度在所述第一沟槽201的宽度的基础上加宽0.2微米～0.5微米。
本发明第五实施例屏蔽栅沟槽功率器件：
如图8所示，是本发明第五实施例屏蔽栅沟槽功率器件的版图；本发明第五实施例器件和本发明第四实施例器件的区别之处为：
由图8所示可知，本发明第五实施例器件中的终端区的第二沟槽201a和201c的转角处都为圆弧结构，而图7中的第二沟槽201a和201c的转角处为直角结构。图8和图7的区别可以简单描述为：图7的结构对应于非封闭沟槽，终端有多个直角沟槽；图8的结构对应于非封闭沟槽，但终端有多个弧形转角沟槽。
另外，图8中，将设置有接触孔10c的区域设置在栅极总线区203中，当然也可以将接触孔10c的位置设置在图7所示的第一沟槽201的端头，这些都可以互相组合和变化。
本发明实施例屏蔽栅沟槽功率器件的制造方法用于制造本发明实施例一的器件结构，形成过程中的剖面结构图请参考图3a，图3b和图3c所示，版图结构请参考图4所示，包括如下步骤：
步骤一、提供表面形成有第一导电类型外延层1的第一导电类型半导体衬底，采用光刻刻蚀工艺在所述第一导电类型外延层1中形成第一沟槽201和第二沟槽。
如图4所示，所述屏蔽栅沟槽功率器件包括器件单元区202，栅极总线区203，终端区204；在俯视面上，所述栅极总线区203位于所述器件单元区202外侧，所述终端区204环绕在所述器件单元区202和所述栅极总线区203的周侧。
所述器件单元区202由多个原胞周期性排列组成，各所述原胞的栅极结构对应一个所述第一沟槽201；所述器件单元区202的各所述第一沟槽201还延伸到所述栅极总线区203中。
所述第二沟槽的数量为一根以上，各所述第二沟槽呈环形结构环绕在所述器件单元区202和所述栅极总线区203的周侧。图4对应的所述第二沟槽的数量为一根，多根第二沟槽的情形可以看出图5至图8所示的实施例结构。
各所述第一沟槽201延伸到所述终端区204中并和最内侧的所述第二沟槽201a相连通从而使各所述第一沟槽201呈封闭式结构；图4对应的各所述第一沟槽201呈封闭式结构。
各所述第一沟槽201呈封闭式结构时，通过在步骤一中加宽最内侧的所述第二沟槽201a并使所述第二沟槽中的所述屏蔽电极3的宽度大于所述接触孔的宽度，在后续步骤十一中在最内侧的所述第二沟槽201a的所述屏蔽电极3的选定区域的顶部形成接触孔10c并通过该接触孔10c连接到所述源极；所述器件单元区202的所述屏蔽电极3通过连接最内侧的所述第二沟槽201a中所述屏蔽电极3并通过最内侧的所述第二沟槽201a中所述屏蔽电极3的顶部的接触孔10c和所述源极相连，该连接结构使得后续步骤四中采用全面回刻得到所述器件单元区202、所述栅极总线区203以及所述终端区204中的所述屏蔽电极3。较佳为，各所述第一沟槽201呈封闭式结构且最内侧的所述第二沟槽201a的宽度加宽时，最内侧的所述第二沟槽201a的宽度在所述第一沟槽201的宽度的基础上加宽0.2微米～0.8微米；
或者，各所述第一沟槽201延伸到所述终端区204中并和最内侧的所述第二沟槽201a相隔离从而使各所述第一沟槽201呈非封闭式结构，非封闭式结构可以参考图7和图8所述对应的实施例器件。各所述第一沟槽201呈非封闭式结构时，通过在步骤一中加宽延伸到所述终端区204中所述第一沟槽201的端头的宽度并使所述第一沟槽201的端头处的所述屏蔽电极3的宽度大于所述接触孔的宽度，后续，步骤十一中在所述第一沟槽201的端头处的所述屏蔽电极3的选定区域的顶部形成接触孔并通过该接触孔连接到所述源极，该连接结构使得步骤四中采用全面回刻得到所述器件单元区202、所述栅极总线区203以及所述终端区204中的所述屏蔽电极3。较佳为，各所述第一沟槽201呈非封闭式结构且所述第一沟槽201的端头的宽度加宽时，所述第一沟槽201的端头的宽度在所述第一沟槽201的宽度的基础上加宽0.2微米～0.5微米。
或者，各所述第一沟槽201呈封闭式结构和非封闭式结构时都能为：通过在步骤一中加宽所述器件单元区202中所述第一沟槽201选定区域段的宽度并使该选定区域段的所述第一沟槽201的中所述屏蔽电极3的宽度大于所述接触孔的宽度，后续步骤十一中在加宽后的所述屏蔽电极3的顶部形成接触孔并通过该接触孔连接到所述源极，该连接结构使得步骤四中采用全面回刻得到所述器件单元区202、所述栅极总线区203以及所述终端区204中的所述屏蔽电极3。较佳为，所述器件单元区202中所述第一沟槽201选定区域段的宽度加宽时，所述第一沟槽201的选定区域段的宽度为在选择区域段外的所述第一沟槽201的基础上加宽0.2微米～0.5微米。
步骤二、形成场氧层2，所述场氧层2形成于所述第一沟槽201的底部表面和内侧表面和所述第二沟槽的底部表面和内侧表面，所述场氧化层还延伸到所述第一沟槽201和所述第二沟槽外，所述场氧层2未将所述第一沟槽201和所述第二沟槽完全填充，所述场氧层2的厚度大于所述接触孔的宽度。较佳为，所述场氧层2的厚度为0.4微米以上。所述接触孔的宽度为0.2微米～0.5微米。
步骤三、淀积屏蔽电极3的电极材料层将所述第一沟槽201和所述第二沟槽完全填充，所述屏蔽电极3的电极材料层还延伸到所述第一沟槽201和所述第二沟槽外。
步骤四、对所述屏蔽电极3的电极材料层进行回刻，由回刻后仅位于所述第一沟槽201和所述第二沟槽中的电极材料层组成所述屏蔽电极3。注意，本发明第一实施例方法的步骤四中不再需要采用光刻定义，从而能节省面积描述的第二层光罩。也即，本发明的器件结构使得不需要在沟槽之外保留电极材料层作为屏蔽电极3的引出端，从而能进行全面回刻。
步骤五、对所述场氧层2进行全面回刻将所述第一沟槽201和所述第二沟槽外以及所述第一沟槽201和所述第二沟槽内的沟槽栅电极6的形成区域的所述场氧层2去除。注意，本发明第一实施例方法的步骤五中不再需要采用光刻定义，从而能节省面积描述的第三层光罩。
步骤六、在所述第一沟槽201和所述第二沟槽的所述沟槽栅电极6的形成区域的所述第一导电类型外延层1侧面形成栅介质膜4以及所述屏蔽电极3的侧面形成栅极间隔离介质膜5。
步骤七、淀积所述沟槽栅电极6的电极材料层将所述第一沟槽201和所述第二沟槽完全填充，所述沟槽栅电极6的电极材料层还延伸到所述第一沟槽201和所述第二沟槽外。
步骤八、对所述沟槽栅电极6的电极材料层进行全面回刻，由全面回刻后仅位于所述第一沟槽201和所述第二沟槽的所述沟槽栅电极6的形成区域的电极材料层组成所述沟槽栅电极6。注意，本发明第一实施例方法的步骤八中不再需要采用光刻定义，从而能节省面积描述的第四层光罩。
步骤九、在所述器件单元区202的所述第一导电类型外延层1中形成第二导电类型阱并该第二导电类型阱组成沟道区7；所述沟槽栅电极6在纵向上穿过所述沟道区7且被所述沟槽栅电极6侧面覆盖的所述沟道区7的表面用于形成沟道。
所述沟道区7底部的所述第一导电类型外延层1组成漂移区。
步骤十、在所述沟道区7表面形成由第一导电类型重掺杂区组成的源区8。
步骤十一、形成层间膜9，接触孔，正面金属层11；对所述正面金属层11进行图形化形成源极和栅极。
各所述源区8通过穿过层间膜9的接触孔连接到由正面金属层11图形化形成的源极。
所述栅极位于所述栅极总线区203的顶部且所述栅极总线区203的所述屏蔽电极3两侧的所述沟槽栅电极6的顶部分别通过一个接触孔连接到所述栅极，所述器件单元区202的所述沟槽栅电极6通过连接所述栅极总线区203的所述沟槽栅电极6并通过所述栅极总线区203的所述沟槽栅电极6的顶部的接触孔和所述栅极相连。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。