提高氮化镓基功率器件击穿电压的外延方法与流程

本发明涉及半导体技术领域，尤其涉及一种提高氮化镓基功率器件击穿电压的外延方法。

背景技术：

以氮化镓(GaN)为代表的宽禁带半导体材料具有禁带宽度大、击穿电场高、热导率大、电子饱和漂移速度高、抗辐射能力强和良好的化学稳定性等优越性质。在制作微波大功率器件、耐高温器件和抗辐照器件等方面具有得天独厚的优势。GaN基功率器件是目前国际上大力发展的前沿热点技术，也是我国能源发展中迫切需要的关键电力电子技术的核心技术。

以氮化镓为代表的III族氮化物的宽禁带半导体材料是功率电子行业未来的发展方向。在同一击穿电压下，GaN功率器件的导通电阻只有硅器件的千分之一，这极大地降低了开关的导通损耗。GaN材料由于带隙宽、本征载流子浓度低，在高温操作下器件性能非常稳定。这些优点都使得GaN功率器件在大功率、低损耗、高温高可靠性、小型化、抗辐照等方面具有无法比拟的优势。

虽然GaN材料理论上击穿电压值很高，但是目前的GaN功率器件的耐高压能力远不及理论计算的击穿电压值。提高材料质量，优化器件结构以及工艺参数，寻找充分发挥GaN基功率器件本征耐高压特性的具体解决方案具有深远意义。降位错密度、提高晶体质量以及高击穿电压设计、优化工艺是材料外延面临的主要技术难题。

技术实现要素：

本发明所要解决的技术问题是，提供一种提高氮化镓基功率器件击穿电压的外延方法，提高外延形成的氮化物层的质量。

为了解决上述问题，本发明提供了一种提高氮化镓基功率器件击穿电压的外延方法，包括：提供衬底；采用原子层沉积工艺，在所述衬底表面形成缓冲层；在所述缓冲层表面形成氮化镓层。

可选的，所述缓冲层的材料包括：三氧化二铝、氧化铪、氧化钛、氮化钛、氮化铝、氮化铝镓或氮化镓中的一种或多种。

可选的，所述缓冲层为单层或多层结构。

可选的，所述原子层沉积工艺反应腔内真空度为1×10^-4Pa～5×10^-4Pa，加热温度为250℃～800℃，时间为1min～20min。

可选的，所述缓冲层的厚度为1nm～100nm。

可选的，所述氮化镓层的形成方法包括：金属有机物化学气相沉积工艺、分子束外延工艺、氢化物气相外延工艺或原子层外延工艺中的一种或多种。

可选的，采用金属有机物化学气相沉积工艺形成所述氮化镓层，生长温度为1100℃～1150℃，反应物包括三甲基镓和氨气，所述三甲基镓的流量为5slm～50slm、所述氨气的流量为80μmol/min～220μmol/min，载气为氢气和氮气，流量为10slm～80slm。

可选的，所述衬底材料包括蓝宝石、碳化硅、硅、氧化锌、氧化铝、铝酸锂或氮化镓中的一种或多种。

本发明的外延方法，在所述采用原子层沉积工艺形成的缓冲层上形成氮化镓层，可以消除氮化镓基功率器件外延材料缓冲层与衬底之间的界面态，减小漏电流，提高器件击穿电压特性，同时有效地缓解衬底与氮化物之间的晶格适配和热膨胀系数适配的问题，可应用于氮化镓基光电或电子器件制备。

附图说明

图1为本发明一具体实施方式的提高氮化镓基功率器件击穿电压的外延方法的流程示意图；

图2至图4为本发明一具体实施方式的提高氮化镓基功率器件击穿电压的外延过程的剖面结构示意图。

具体实施方式

下面结合附图对本发明提供的提高氮化镓基功率器件击穿电压的外延方法的具体实施方式做详细说明。

请参考图1，为本发明一具体实施方式的提高氮化镓基功率器件击穿电压的外延方法的流程示意图。

所述提高氮化镓基功率器件击穿电压的外延方法包括如下步骤：

步骤S101：提供衬底；步骤S102：采用原子层沉积工艺，在所述衬底表面形成缓冲层；步骤S103：在所述缓冲层表面形成氮化镓层。

请参考图2至图4为本发明一具体实施方式的提高氮化镓基功率器件击穿电压的外延过程的剖面结构示意图。

请参考图2，提供衬底200。

所述衬底200的材料可以为蓝宝石、碳化硅、硅、氧化锌、铝酸锂、氮化铝或氮化镓等。并且在进行后续工艺之前，需要对衬底表面进行充分清洗。所述衬底的尺寸可以是2英寸、4英寸、6英寸、8英寸或12英寸。

请参考图3，采用原子层沉积工艺，在所述衬底200表面形成缓冲层300。

所述缓冲层300的晶格常数通常介于衬底和氮化镓之间，所述缓冲层300用于缓解后续待形成的氮化镓层与衬底200之间的应力，减少后续形成的氮化镓层内的位错等缺陷。

本发明的具体实施方式中，采用原子层沉积工艺形成所述缓冲层300，所述缓冲层300可以是单层结构，也可以是由不同材料层组成的多层结构。所述缓冲层300材料包括：三氧化二铝、氧化铪、氧化钛、氮化钛、氮化铝、氮化铝镓或氮化镓中的一种或多种。所述缓冲层300为多层结构时，不同层的晶格常数逐渐发生变化，位于衬底200表面附近的晶格常数最接近衬底200的晶格常数，顶层的晶格常数最接近后续形成的氮化镓层的晶格常数，从而可以降低所述缓冲层300内由于与衬底200的晶格常数导致的晶格缺陷，减少缓冲层300与衬底200界面上的界面态，减少界面上的界面漏电流。当所述缓冲层300为单层结构时，可以选择晶格常数最接近氮化镓的材料作为缓冲层300的材料。

在本发明的一个具体实施方式中，所述原子层沉积工艺的反应腔内真空度为1×10^-4Pa～5×10^-4Pa，加热温度为250℃～800℃，时间为1min～20min，由于沉积温度较低，不会对器件性能造成影响。所述原子层沉积工艺能够以原子层堆叠的形式形成所述缓冲层300，所述原子层沉积工艺通过在衬底表面形成吸附层，进一步通过化学反应以单层原子层的形式逐渐生长形成薄膜，因此，形成的缓冲层300的均匀性较高，缺陷较少，且形成的缓冲层300的表面更平整、更有利于厚度的控制。进一步的，由于首先要在衬底200表面形成吸附层，因此形成的所述缓冲层300与衬底200之间的界面质量较好，界面缺陷较少，进一步可以减少后续形成的氮化镓层与衬底200之间的界面态，减少形成的器件的界面漏电流。

若所述缓冲层300的厚度过低，对应力缓冲效果较低，若所述缓冲层300的厚度过大，会导致形成的器件厚度过大，并且对形成的功率器件的击穿电压造成不利的影响，因此，在本发明的具体实施方式中，所述缓冲层300的厚度为1nm～100nm。在本发明的其他具体实施方式中，可以根据器件的性能要求，合理设计所述缓冲层300的厚度。

请参考图4，在所述缓冲层300表面形成氮化镓层400。

所述氮化镓层400可以采用金属有机物化学气相沉积工艺、分子束外延工艺、氢化物气相外延工艺或原子层外延工艺中的一种或多种工艺形成。

在所述缓冲层300表面形成氮化镓层400，由于所述缓冲层300与氮化镓层400的晶格常数差异较低，可以有效提高所述氮化镓层400的晶体质量，降低所述氮化镓层400内的位错密度，从而提高形成的氮化镓层400的质量。

在本发明的一个实施例中，采用8英寸的硅为衬底，衬底晶向为<111>，首先对所述衬底进行化学有机溶剂清洗和氢氟酸腐蚀，然后用去离子水清洗并用氮气烘干。

然后将清洁好的衬底放入原子层沉积系统，在所述硅衬底表面形成一定厚度的AlN薄膜，作为缓冲层。在采用原子层沉积工艺外延形成所述AlN薄膜时，采用三甲基铝、氨气作为反应源气体，依次通入原子层沉积系统内，三甲基铝的流量为50μmol/min～180μmol/min，反应腔内真空度为1×10^-4Pa～5×10^-4Pa，加热温度为400℃，时间为2min，形成的AlN薄膜厚度为10nm。随后以形成好的AlN薄膜作为缓冲层，利用金属有机物化学气相沉积工艺(MOCVD)在所述AlN薄膜上进行氮化镓薄膜的外延生长。该实施例中，采用的MOCVD系统为德国爱思强行型式反应腔，其可以放置5个8英寸硅衬底，生长温度为1100℃～1150℃，反应物包括三甲基镓和氨气，所述三甲基镓的流量为5slm～50slm、所述氨气的流量为80μmol/min～220μmol/min，载气为氢气和氮气，流量为10slm～80slm，在所述AlN薄膜上形成氮化镓层。

在所述采用原子层沉积工艺形成的缓冲层上形成氮化镓层，可以消除氮化镓基功率器件外延材料缓冲层与衬底之间的界面态，减小漏电流，提高器件击穿电压特性，同时有效地缓解衬底与氮化镓层之间的晶格适配和热膨胀系数适配的问题，可应用于氮化镓基光电或电子器件制备。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。