提高集成电路可靠性的方法与流程

本发明涉及半导体制造领域，尤其涉及一种提高集成电路可靠性的方法。

背景技术：

金属钨(w)具有良好的导电性能，通过气相沉积也具有良好的阶梯覆盖性，因而，在半导体集成电路的制造工艺中，常被用来做接触插塞(contact)或连接插塞(via)的材料。通常，形成接触插塞或连接插塞的工艺步骤如下：首先，通过光刻和刻蚀工艺蚀刻层间电介质(inter-layerdielectric，ild)到互连导线或者半导体基材上，形成接触孔或连接孔，该接触孔和连接孔的底部露出电极或下层的互连导线；接着，在所述接触孔和连接孔底部和侧壁、ild表面沉积例如氮化钛或者钛等金属阻挡层；然后，在所述金属阻挡层上沉积金属钨，沉积的金属钨至少填满所述接触孔或连接孔；再接着，通过化学机械抛光(chemicalmechanicalpolishing，cmp)去除沉积在ild表面的金属钨和金属阻挡层，仅保留所述接触孔或连接孔中的金属钨和金属阻挡层，形成接触插塞或连接插塞。

通常在钨cmp过程中，用于钨cmp的抛光液的主要成分有磨料和氧化剂等，如图1a所示，首先，新鲜的钨层表面在氧化剂的作用下形成钝化层，主要成分是钨氧化物wox(包括wo3、wo2、w2o5)，然后，钨表面的钝化层被磨料磨去，新鲜的钨层表面在抛光液的作用下继续被氧化以及机械研磨除去，反应物被湍流的抛光液带走，周而复始，完成钨的cmp过程。在钨cmp后，钨插塞表面仍残留有钨氧化物wox，因此需要通过两步板刷擦洗将其去除。

请参考图1b，通常钨cmp及之后的两步板刷擦洗过程均在同一化学机械抛光设备平台上完成，所述化学机械抛光设备包括抛光单元11和清洁单元12，抛光单元11和清洁单元12均包括轴对称设置的左右两侧的结构，且抛光单元11和清洁单元12的对称轴为同一个轴。具体地，抛光单元11包括轴对称的右侧抛光垫111和左侧抛光垫112，清洁单元12包括右侧第一清洁臂121、右侧第二清洁臂122、左侧第一清洁臂123和左侧第二清洁臂124，且右侧第一清洁臂121和左侧第一清洁臂123呈轴对称设置，右侧第二清洁臂122和左侧第二清洁臂124呈轴对称设置，右侧第一清洁臂121和左侧第一清洁臂123安装有相同的滚筒海绵板刷(rollersponge)，右侧第二清洁臂122和左侧第二清洁臂124安装有相同的铅笔海绵板刷(pencilsponge)。钨cmp后的两步板刷擦洗具体为：第一步滚筒海绵板刷擦洗：即采用一种酸性环境的清洁剂对晶片表面进行滚筒海绵板刷擦洗，使钨氧化物wox与该清洁剂反应，形成可溶性钨盐，第二步铅笔海绵板刷擦洗：即采用去离子水对晶片表面进行铅笔海绵板刷擦洗，将形成的可溶性钨盐除去。

之后通过晶片旋转干燥后，在钨插塞上表面继续沉积层间介质层或者金属层，以制造互连金属线或者铝焊垫等。

在此需要说明的是，晶片表面在通过去离子水(diw)进行板刷擦洗时，如果机台出现异常，可能会导致铅笔海绵板刷上的去离子水喷嘴方向有些稍微的倾斜，就会导致有些去离子水喷到了晶片上，请参考图1c，那么这些残留的可溶性钨盐在晶片表面干燥后会形成水印(watermark)。请参考图1d，后续在钨插塞表面上形成金属互连线层或者焊垫时，金属互连线层或者焊垫之间的沟槽(即图1d中的位置1)处的水印会在刻蚀金属互连线层或者焊垫时，被刻蚀掉，因此对器件性能影响不大，而金属互连线层或者焊垫下方覆盖(即图1d中的位置2)处的水印，会被保留，而造成器件漏电，甚至造成可靠性失效。

技术实现要素：

本发明的目的在于提供一种提高集成电路可靠性的方法，能够防止并且消除由于机台异常而导致去离子水喷嘴方向倾斜最终导电插塞的化学机械抛光完整步骤后的晶片表面的水印，由此避免水印引起的集成电路漏电和可靠性失效。

为解决上述问题，本发明提出一种提高集成电路可靠性的方法，首先，在晶片的导电插塞化学机械抛光完整步骤完成之后，对所述晶片表面进行冲洗，并在所述冲洗完成时待所述冲洗用的设备关闭后才转移所述晶片；然后，待所述晶片的表面干燥后，在所述晶片的表面上继续形成后续层。

进一步的，所述晶片的导电插塞化学机械抛光完整步骤包括：所述晶片的导电插塞化学机械抛光步骤以及所述抛光后的表面板刷擦洗步骤，所述板刷擦洗步骤包括：先使用滚筒海绵板刷对所述晶片表面进行擦洗，然后使用铅笔海绵板刷对所述晶片表面进行擦洗。

进一步的，所述滚筒海绵板刷和铅笔海绵板刷分别安装在所述导电插塞化学机械抛光步骤所使用的设备的不同清洁臂上，且所述设备的左右两侧均设置带有滚筒海绵板刷和铅笔海绵板刷的清洁臂。

进一步的，对所述晶片表面进行擦洗时，所述晶片旋转，所述滚筒海绵板刷和铅笔海绵板刷分别在所述晶片表面上下移动和左右平移。

进一步的，对所述晶片表面进行冲洗时，采用的冲洗剂为去离子水，采用的冲洗设备为无清洁海绵板刷的喷嘴，所述喷嘴位于所述晶片表面上方，能够在晶片表面上方平移。

进一步的，所述去离子水的水压为1mpa～5mpa。

进一步的，对所述晶片表面进行冲洗的时间为10s～50s。

进一步的，待所述晶片的表面干燥后，在所述晶片的表面上继续形成后续层的步骤包括：

在所述晶片的表面上沉积金属层，并通过光刻和刻蚀去除部分金属层，剩余的金属层的下表面接触所述导电插塞的上表面，且所述剩余的金属层为焊垫或者互连金属线；

在所述晶片和剩余的金属层表面上形成介质层，平坦化所述介质层上表面。

进一步的，所述金属层的材质为铝或铜。

进一步的，待所述晶片的表面干燥后，在所述晶片的表面上继续形成后续层的步骤包括：

在所述晶片的表面上依次沉积刻蚀阻挡层和层间介质层；

刻蚀所述层间介质层和刻蚀阻挡层直至暴露出所述导电插塞的上表面，以形成沟槽；

在所述层间介质层以及所述沟槽表面沉积金属层，并平坦化所述金属层上表面。

进一步的，所述刻蚀阻挡层的材质包括氮化硅，所述层间介质层的材质包括氧化硅。

进一步的，所述导电插塞的材质包括钨，所述金属层的材质包括钨。

与现有技术相比，本发明的技术方案具有以下有益效果：

在晶片的导电插塞化学机械抛光后的板刷擦洗过程完成之后，增加一道对所述晶片表面进行冲洗的工艺，并在所述冲洗完成时待所述冲洗用的设备关闭后才转移所述晶片，能够防止现有技术中由于板刷擦洗时去离子水喷嘴方向倾斜而导致去离子水溅射到晶片表面以及避免冲洗设备未关闭而导致转移晶片时去离子水再次溅射到晶片表面的情况，从而消除最终导电插塞的化学机械抛光后的晶片表面的水印，避免制得的集成电路漏电或者可靠性失效的问题。

附图说明

图1a和1b是现有技术中的钨插塞化学机械抛光过程以及设备的示意图；

图1c是现有技术中的水印缺陷的形成示意图；

图1d是现有技术中的不同位置水印缺陷示意图；

图2是本发明具体实施例的晶片冲洗及设备的示意图；

图3是本发明实施例一的提高集成电路可靠性的方法流程图；

图4a至4c是本发明实施例一方法中的器件结构剖面示意图；

图5是本发明实施例一与现有技术的可靠性测试结果对比图；

图6是本发明实施例二的提高集成电路可靠性的方法流程图；

图7a至图7c是本发明实施例二方法中的器件结构剖面示意图；

图8是现有的局部互连工艺中的水印缺陷处的透射电子显微镜图；

图9是本实施例二与现有技术的水印缺陷检测对比图。

具体实施方式

为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明，然而，本发明可以用不同的形式实现，不应只是局限在所述的实施例。

本发明提出一种提高集成电路可靠性的方法，首先，在晶片的导电插塞化学机械抛光完整步骤完成之后，对所述晶片表面进行冲洗(scrubclean)，并在所述冲洗完成时待所述冲洗用的设备关闭后才转移所述晶片；然后，待所述晶片的表面干燥后，在所述晶片的表面上继续形成后续层。本发明的所述晶片的导电插塞化学机械抛光完整步骤包括所述晶片的导电插塞化学机械抛光步骤以及所述抛光后的表面板刷擦洗步骤，所述抛光步骤以及所述表面板刷擦洗步骤在同一化学机械抛光设备平台上完成，例如图1b所示的化学机械抛光设备，其同侧的第一清洁臂上安装滚筒海绵板刷，第二清洁臂上安装有铅笔海绵板刷，所述板刷擦洗步骤包括：先使用滚筒海绵板刷并采用酸溶液等清洁剂对所述晶片表面进行擦洗，以将晶片表面残留的钨氧化物溶解为可溶性钨盐；然后使用铅笔海绵板刷对所述晶片表面进行擦洗，本步骤中采用去离子水来擦洗去除经过滚筒海绵板刷擦洗所形成的可溶性钨盐，此时若铅笔海绵板刷的去离子水喷嘴出现稍微的偏离就会使得铅笔海绵板刷擦洗且干燥后的晶片表面出现水印状缺陷，从而引起集成电路的漏电或者可靠性失效；而本发明中，在晶片的导电插塞化学机械抛光以及两步板刷擦洗步骤完成后，将晶片表面经过一次去离子水冲洗工艺，请参考图2、图3和图6，通过这道工艺我们可以将可能存在的水印状缺陷去除，从而避免集成电路的漏电或者可靠性失效的存在。其中，请参考图2，去离子水冲洗所使用的的设备是未安装任何海绵板刷的喷嘴201(即无清洁海绵板刷的喷嘴)，所述喷嘴位于所述晶片200表面上方，能够在晶片200的表面上方平移，所述喷嘴喷出的去离子水的水压为1mpa～5mpa，晶片在喷嘴下方旋转而达到冲洗的目的，整个冲洗过程的耗时可以为10s～50s，即对所述晶片表面进行冲洗的时间为10s～50s，以在保证晶片冲洗效果的同时，保证整个集成电路制造的工时。当冲洗工艺完成后，晶片会离开喷嘴，同时喷嘴会关闭，因此不会存在去离子水再次溅射到晶片表面上的情况。

本发明的提高集成电路可靠性的方法，可以应用于任何具有导电插塞化学抛光步骤的集成电路制造工艺中，在任何一步的导电插塞化学抛光步骤后，都按照上述方法可以对抛光后的晶片表面进行冲洗，以此来解决导电插塞化学抛光工艺引起的集成电路器件漏电或者可靠性失效问题，例如本发明的方法应用于焊垫工艺的钨接触插塞化学机械抛光步骤后、多层金属互连工艺中的钨接触插塞化学机械抛光步骤后、多层金属互连工艺中的铜插塞化学机械抛光步骤后以及局部互连工艺(localinterconnectprocess，即li)中的钨接触插塞化学机械抛光步骤后。

下面以焊垫(或多层金属互连工艺)工艺和局部互连工艺为例来详细说明本发明的技术方案和技术效果。

实施例一焊垫(或多层金属互连工艺)工艺

现有技术中的铝焊垫或铝互连工艺流程为：钨接触插塞化学机械抛光(ctwcmp)工艺→铝沉积(aldep)→铝垫刻蚀(aletch)→介质层沉积(imddep，一般为氧化物oxide)→介质层顶部平坦化(imdcmp)。请参考图5，现有的铝垫(或铝互连工艺)工艺由于钨接触插塞化学机械抛光后的晶片表面残留的水印而造成的集成电路失效率较高。

请参考图3，本实施例的提高集成电路可靠性的方法，用于铝垫工艺或者多层金属互连工艺中时，在钨接触插塞化学机械抛光(ctwcmp)工艺的板刷擦洗步骤和铝等金属层沉积(aldep)步骤之间增加一冲洗步骤，可以有效擦除钨接触插塞化学机械抛光后的晶片表面残留的物质，避免晶片表面干燥后残留水印而导致集成电路漏电或者可靠性降低的问题。具体包括：

s301导电插塞化学机械抛光(ctwcmp)步骤，具体地，请参考图4a，提供一半导体晶片，本步骤中提供的半导体晶片可以包含一基底400、以及一形成在基底400中并待与钨插塞电接触的电学结构401，电学结构401可以为铜互连双镶嵌结构或者晶体管等器件的电极，当电学结构401为铜互联双镶嵌结构时，电学结构400a形成于基底400表面的一介电层中，其包括有一下部接触窗(via)结构以及一上部沟渠结构，主要用来作为金属内连线的一部份；之后先在电学结构401以及基底400表面上均匀沉积一介电层402，一般多使用二氧化硅作为介电层402的材料，然后利用光刻以及刻蚀工艺在介电层402内形成一接触孔，接触孔对准并暴露出电学结构401顶部，以利后续填入的钨插塞顺利电连接电学结构401；接着于接触孔的底部及侧壁表面、介电层402表面形成一氮化钽(tan)和/或氮化钛(tin)层(未图示)，一方面作为阻挡层之用，另一方面可提供后续制作的钨插塞与介电层402间较佳的黏着性质；然后直接以化学气相沉积法均匀沉积钨等金属层，将接触孔填满，最后进行一化学机械抛光制程(cmp)，将金属层顶部表面磨至与介电层402表面切齐，完成导电插塞403的制作，在本发明的其他实施例中，导电插塞403的材质也可以替换为铜。

s302板刷擦洗(spongebrushclean)步骤，具体地，请参考图1b，本步骤与步骤s301在同一化学抛光机台上完成，步骤s301使用化学抛光机台的抛光单元11的某个抛光垫实现，步骤s302使用所述化学抛光机台的清洁单元12中与所述抛光垫同侧的两个清洁臂，先使用第一清洁臂的滚筒海绵板刷并采用酸溶液等清洁剂对所述晶片表面进行擦洗，以将晶片表面残留的钨氧化物溶解为可溶性钨盐；然后使用第二清洁臂的铅笔海绵板刷对所述晶片表面进行擦洗，本步骤中采用去离子水来擦洗去除经过滚筒海绵板刷擦洗所形成的可溶性钨盐，此时若铅笔海绵板刷的去离子水喷嘴出现稍微的偏离就会使得铅笔海绵板刷擦洗且干燥后的晶片表面出现水印状缺陷，从而引起集成电路的漏电或者可靠性失效。

s303冲洗(scrubclean)步骤，即对板刷擦洗步骤后的晶片表面进行冲洗，具体地，请参考图2和图4a，将完成板刷擦洗后的半导体晶片直接移动到冲洗(scrubclean)机台上并置于冲洗喷嘴201下，该冲洗工艺采用去离子水，去离子水从喷嘴里面喷出，同时晶片在冲洗机台上旋转而达到冲洗的目的，其中，所述去离子水的水压为1mpa～5mpa，整个冲洗过程的耗时可以为10s～50s，冲洗完成后，晶片表面会离开喷嘴下方，同时喷嘴会关闭，因此不会存在去离子水再次溅射到晶片表面上的情况，由此将晶片表面干燥后可能存在的水印状缺陷预先去除，从而避免集成电路的漏电或者可靠性失效的存在。之后转移出的晶片可在氩气或氢气等不与钨反应的气体氛围中自然晾干或者加热烘干。

s304金属层沉积(metaldep)步骤，具体地，请参考图4b，通过化学气相沉积工艺在介电层402表面以及导电插塞403表面上均匀沉积铝或铜等金属层404，用于形成焊垫或者金属互连线。

s305金属层光刻和刻蚀(metaletch)步骤，请继续参考图4b，通过光刻和刻蚀工艺，刻蚀所述金属层404，以去除部分金属层，剩余的金属层404的下表面接触所述导电插塞403的上表面，且所述剩余的金属层404为焊垫或者互连金属线；

s36介质层沉积(imddep)步骤，具体地，请参考图4c，在所述介电层402和剩余的金属层404表面上形成介质层405，用于焊垫的钝化层或者该层互连金属线与后一层互连金属线之间的层间介质，介质层405通常为氧化物。

s307介质层顶部平坦化(imdcmp)步骤，具体地，参考图4c，通过化学机械抛光法对所述介质层405上表面进行顶部平坦化，当剩余的金属层404为焊垫或者最后一层互连金属线时，介质层405的厚度较薄，可以顶部平坦化所述介质层405至暴露出剩余的金属层404的上表面，而当剩余的金属层404为中间层的互连金属线(例如第二层互连金属线)时，介质层405的厚度较厚，顶部平坦化所述介质层405一定程度，以使得介质层405还可以作为剩余的金属层404与下一层互连金属线之间的金属层间介质。

请参考图5，本实施例的提高集成电路可靠性的方法，应用于焊垫或多层金属互连工艺时，与现有的焊垫或多层金属互连工艺相比，在其他条件不变的情况下，仅仅在导电插塞化学机械抛光步骤后增加冲洗步骤，就可以大大降低集成电路的失效率。

实施例二局部互连工艺

现有的局部互连工艺流程为：钨接触插塞化学机械抛光(ctwcmp)工艺→刻蚀阻挡层沉积(pesindep)→层间介质层沉积(oxidehdpdep)→层间介质层刻蚀(lietch)→用于局部互连的金属层沉积(liwdep)→用于局部互连的金属层化学机械抛光(liwcmp)。请参考图8，现有的局部互连工艺由于钨接触插塞化学机械抛光后的晶片表面残留的水印，大部分会在后续的层间介质层刻蚀(lietch)步骤中被打开而除去，并形成空隙(void)801，但是空隙边缘的水印仍会保留，而造成的集成电路的漏电或者可靠性失效。

请参考图6，本发明的本实施例的提高集成电路可靠性的方法，用于局部互连工艺中时，在钨接触插塞化学机械抛光(ctwcmp)工艺的板刷擦洗步骤和刻蚀阻挡层沉积(pesindep)步骤之间增加一冲洗步骤，可以有效去除钨接触插塞化学机械抛光后的晶片表面残留的物质，避免晶片表面干燥后残留水印而导致集成电路漏电或者可靠性降低的问题。具体包括：

s601导电插塞化学机械抛光(ctwcmp)步骤，具体地，请参考图7a，提供一半导体晶片，本步骤中提供的半导体晶片可以包含一基底700、以及一形成在基底700中并待与钨插塞电接触的电学结构701，电学结构701可以为晶体管的源/漏极、二极管的电极、电阻、电容等；之后先在电学结构701以及基底700表面上均匀沉积一介电层702，一般多使用二氧化硅作为介电层702的材料，然后利用光刻以及刻蚀工艺在介电层702内形成一接触孔，接触孔对准并暴露出电学结构701顶部，以利后续填入的钨插塞顺利电连接电学结构701；接着于接触孔的底部及侧壁表面、介电层702表面形成一氮化钽(tan)和/或氮化钛(tin)层(未图示)；然后直接以化学气相沉积法均匀沉积钨等金属层，将接触孔填满，最后进行一化学机械抛光制程(cmp)，将金属层顶部表面磨至与介电层702表面切齐，完成导电插塞703的制作，在本发明的其他实施例中，导电插塞703的材质也可以替换为铜。

s602板刷擦洗(spongebrushclean)步骤，具体地，请参考图1b，本步骤与步骤s601在同一化学抛光机台上完成，步骤s601使用化学抛光机台的抛光单元11的某个抛光垫实现，步骤s602使用所述化学抛光机台的清洁单元12中与所述抛光垫同侧的两个清洁臂，先使用第一清洁臂的滚筒海绵板刷并采用酸溶液等清洁剂对所述晶片表面进行擦洗，以将晶片表面残留的钨氧化物溶解为可溶性钨盐；然后使用第二清洁臂的铅笔海绵板刷对所述晶片表面进行擦洗，本步骤中采用去离子水来擦洗去除经过滚筒海绵板刷擦洗所形成的可溶性钨盐，此时若铅笔海绵板刷的去离子水喷嘴出现稍微的偏离就会使得铅笔海绵板刷擦洗且干燥后的晶片表面出现水印状缺陷，从而引起集成电路的漏电或者可靠性失效。

s603冲洗(scrubclean)步骤，即对板刷擦洗步骤后的晶片表面进行冲洗，具体地，请参考图2和图7a，将完成板刷擦洗后的半导体晶片直接移动到冲洗(scrubclean)机台上并置于冲洗喷嘴201下，该冲洗工艺采用去离子水，去离子水从喷嘴里面喷出，同时晶片在冲洗机台上旋转而达到冲洗的目的，其中，所述去离子水的水压为1mpa～5mpa，整个冲洗过程的耗时可以为10s～50s，冲洗完成后，晶片表面会离开喷嘴下方，同时喷嘴会关闭，因此不会存在去离子水再次溅射到晶片表面上的情况，由此将晶片表面干燥后可能存在的水印状缺陷预先去除，从而避免集成电路的漏电或者可靠性失效的存在。之后转移出的晶片可在氩气或氢气等不与钨反应的气体氛围中自然晾干或者加热烘干。

s604刻蚀阻挡层沉积(pesindep)步骤，具体地，请参考图7b，采用等离子增强化学气相淀积(pecvd)工艺在干燥洁净的半导体晶片表面先淀积一层氮化硅作为刻蚀阻挡层704。这层氮化硅将有源区以及钨插塞保护起来，使之与随后的淀积层隔绝。在本发明的其他实施例中，刻蚀阻挡层704还可以是氧化硅或者氮氧化硅。

s605层间介质层沉积(oxidehdpdep)步骤，具体地，请继续参考图7b，采用高密度等离子体化学气相淀积(hdpcvd)工艺在刻蚀阻挡层704表面沉积二氧化硅，并快速退火，得到更加平坦的表面，以作为层间介质层705，其中，二氧化硅采用磷或硼轻掺杂，以提高其介电特性；然后利用化学机械抛光工艺对层间介质层705进行顶部平坦化。

s606层间介质层刻蚀(lietch)步骤，具体地，请参考图7c，采用光刻和刻蚀工艺在层间介质层705中制作出用于局部互连的沟槽，这些沟槽定义了局部互连金属的路径形式。此次对层间介质层705的刻蚀需要一定的过刻蚀，刻蚀停止在半导体晶片表面，以使形成的沟槽暴露出底部的导电插塞703的顶部。

s607用于局部互连的金属层沉积(liwdep)步骤，具体地，请继续参考图7c，首先，采用物理气相沉积(pvd)工艺或者化学气相沉积工艺在沟槽底部和侧壁上形成粘附阻挡层706，该粘附阻挡层706可以为单层结构，也可以为复合层结构，其材质包括钛、钽、氮化钛及氮化钽中的至少一种，该粘附阻挡层706一方面充当了层间介质层705与后续沉积的金属层的粘合剂，另一方面能够阻挡后续沉积的金属层中的金属向层间介质层705以及底部的半导体晶片中扩散。然后，采用物理气相沉积工艺或化学气相沉积工艺在粘附阻挡层706上继续沉积钨等金属层707，沉积的钨填满局部互连的沟槽并覆盖层间介质层705表面。在本发明的其他实施例中，金属层707的材质可以替换为铜或铝等。

s608用于局部互连的金属层化学机械抛光(liwcmp)步骤，具体地，请继续参考图7c，采用化学机械抛光制程(cmp)，将金属层707顶部表面磨至与层间介质层705表面切齐，从而完成整个局部互连工艺。

请参考图9，本实施例的提高集成电路可靠性的方法，应用于局部互连工艺时，与现有的局部互连工艺技术相比，在其他条件不变的情况下，能够有效减少水印缺陷，进而有效解决因水印缺陷而导致的器件漏电和可靠性失效问题。

显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。