一种低能耗、多功能的多层纳米线阻变存储器的制作方法

本发明属于存储器技术领域，具体涉及一种低能耗、多功能的多层纳米线阻变存储器。

背景技术：

近年来，基于电致阻变效应的阻变存储器作为一种新型的非易失性存储器受到了学术界和工业界的广泛关注。电致阻变现象存在于很多二元氧化物薄膜材料中，该现象产生的原因往往与导电丝的形成和断开有关。很多研究发现，二元氧化物薄膜材料中导电丝是随机形成的，从而导致薄膜材料的电致阻变性能不稳定，严重影响其应用。不仅如此，很多氧化物均需要较大的激励电压才能产生电致阻变行为，使得由其制得的阻变存储器在测试和使用前必须施以激励电压进行激活操作，这在某种程度上增加了能耗。因此，迫切需要开发设计低能耗、高稳定性的新材料来满足阻变器件实际应用的需求。

一维纳米线由于电子在受到空间制约的通道内传输，能够将导电丝局域控制在纳米线内，减小导电丝形成的随机性。将其设计成纳米线阵列结构应用于电致阻变器件时能够有效解决电致阻变性能不稳定的问题，再加之每根纳米线都可作为一个存储单元，由此还将大幅度提高存储密度。然而，传统的纳米线阻变存储器的操作电压都较高，并且阻变测试之前还需要一个更高电压的电激励过程，依然无法解决二元氧化物薄膜材料能耗高的不足。为此，科技论文“usingbinaryresistorstoachievemultilevelresistiveswitchinginmultilayernio/ptnanowirearrays(npgasiamaterials,2014,6:e85)”中公开了一种nio/pt多层纳米线阻变存储器的制备方法，该方法采用多孔阳极氧化铝作为模板，通过将金属ni与金属pt在该模板孔道内进行交替沉积，得到ni/pt多层纳米线，再将ni完全氧化，得到nio/pt多层纳米线阵列，并以此纳米线阵列作为阻变介质制得了多层纳米线阻变存储器。上述技术制得的阻变存储器中的多层纳米线排列规整，且该阻变存储器的操作电压较小，其高阻态向低阻态的转变电压(vset)低至3.24v，而低阻态向高阻态的转变电压(vreset)低至-1.20v。然而令人遗憾的是，上述技术中的阻变存储器在阻变测试之前仍然需要一个电激励的过程，并且激励电压为～15v，这无疑还是增大了能耗。所以，如何有效降低阻变存储器在测试和使用时所需的较高能耗，是目前本领域亟待解决的问题。

技术实现要素：

本发明所要解决的技术问题在于克服现有的多层纳米线阻变存储器在测试和使用时能耗较高的问题，进而提供一种可大幅降低操作电压、不需要电激励过程并能实现电/磁双存储功能的多层纳米线阻变存储器。

本发明为实现上述目的所采用的技术方案如下：

一种纳米线阻变材料，包括沿纳米线纵向周期性排列的导电层和绝缘层，所述绝缘层由绝缘层本体及无规则分散于所述绝缘层本体中的磁性导电颗粒组成。

所述绝缘层中磁性导电颗粒的含量通过改变氧化的温度和时间来进行调控。

所述磁性导电颗粒的材质为铁、钴、镍中的一种或多种。

所述绝缘层本体的材质为铁、钴、镍中的一种或多种的氧化物。

每个所述绝缘层的厚度均为20～100nm。

所述绝缘层的排列周期数为50～300。

每个所述导电层的厚度均为5～30nm。

一种制备前述的纳米线阻变材料的方法，包括：

采用电化学沉积法向具有通孔结构的绝缘模板内交替沉积两种导电材料以分别形成所述导电层和所述绝缘层的前体，从而得到纳米线阵列；

对所述模板进行扩孔处理，而后在含氧气氛中对所述纳米线阵列进行不完全氧化以使所述绝缘层的前体转变为所述绝缘层，即制得所述纳米线阻变材料。

将所述纳米线阵列程序升温至300～800℃，恒定温度下保温10～20h，使之不完全氧化；

优选的，在所述程序升温过程中，每个整百温度下都进行保温操作；其中，在100℃和200℃时，保温时间为0.5～2h，在300℃以上，保温时间为20～80min。

一种多层纳米线阻变存储器，包括底电极、顶电极，以及位于所述底电极和所述顶电极之间的阻变介质层，所述阻变介质层的两端分别与所述底电极和所述顶电极相连，所述阻变介质层由前述的纳米线阻变材料制成。

本发明的上述技术方案具有以下优点：

1、本发明所述的纳米线阻变材料，首创性地在其绝缘层中分布一定数目的磁性导电颗粒来增加绝缘层中的缺陷数，当施加外加电场时，这些磁性导电颗粒不仅可以充当导电丝的前驱体而且有助于氧离子的迁移形成导电丝，从而显著降低了阻变存储器的操作电压，使其高阻态向低阻态的转变电压(vset)低至1.2±0.2v，低阻态转向高阻态的转变电压(vreset)低至-0.56±0.14v，并且还可省略施加激励电压以进行激活操作的步骤，有效减小了能耗。

2、本发明所述的纳米线阻变材料，通过调节氧化的温度和时间来控制绝缘层中的导电颗粒含量，以确保绝缘层绝缘性能的同时最大化地增加缺陷数，从而更有利于降低阻变存储器的能耗。

3、本发明所述的纳米线阻变材料，选择导电颗粒的材质为磁性金属铁、钴、镍，这样在材料发生电致阻变效应的同时其磁性也会发生变化，也即是本发明所述的纳米线阻变材料的电阻状态和磁性状态均可以通过电压调控，能够同时实现阻变存储与磁性存储。因此，本发明可以为进一步拓宽随机存储器的应用提供重要参考。

4、本发明所述的纳米线阻变材料的制备方法，通过控制氧化条件对纳米线阵列进行不完全氧化，由此便可得到纳米线阻变材料。本发明的制备方法简单、易于操作，非常适于工业化应用与推广。

附图说明

图1a为实施例1中ni/pt多层纳米线阵列的扫描电镜图的俯视图；

图1b为实施例1中ni/pt多层纳米线阵列的扫描电镜图的截面图；

图2为实施例1中ni/pt多层纳米线和niox/pt多层纳米线的x射线衍射图谱；

图3为实施例1中niox/pt多层纳米线阻变存储器的电流-电压曲线图；

图4为实施例1中niox/pt多层纳米线阻变存储器的数据保持性测试效果图；

图5为实施例1中niox/pt多层纳米线阻变存储器在低阻态(lrs)和高阻态(hrs)下平行于纳米线方向的磁滞回线图。

具体实施方式

下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

实施例1

本实施例提供了一种niox/pt多层纳米线阻变存储器的制备方法，包括如下步骤：

(1)利用两次阳极氧化法制备多孔阳极氧化铝(paa)模板：

首先，将高纯铝片(99.999％)在4×10^-4pa的真空条件下，500℃退火2h；将退火后的paa模板在10℃下，于高氯酸和无水乙醇的混合溶液(体积比1：4)中进行电解抛光3min；再将抛光后的铝片作为阳极，石墨板作为阴极，0.3mol/l草酸作为电解液，在5℃、40v恒定电压下对铝片进行两次阳极氧化，时间均为5小时；然后，采用饱和氯化铜和盐酸按体积比4：1混合后的溶液与铝基反应，除去铝基；接着再用5wt％的磷酸溶液进行通孔和扩孔，时间为50min，得到双通的paa模板；最后，利用磁控溅射的方法在paa模板的背面溅射一层pt导电层作为底电极，操作真空度为1×10^-4pa，功率为20w，ar流量为40scc，溅射时间为2000s，溅射速率为0.075nm/s，底电极厚度为150nm。

(2)制备ni/pt多层纳米线阵列：

将步骤(1)制得的带有底电极的paa模板用银导电胶粘在支撑材料上作为工作电极，利用电化学工作站的三电极体系在模板孔道内沉积ni/pt多层纳米线，pt作为对电极，饱和甘汞电极为参比电极，电镀液为2mol/lniso4·6h2o、3mmol/lh2ptcl4、0.5mol/lh3bo3的混合溶液。沉积温度为22℃，沉积ni的电势为-1.3v，沉积pt的电势为-0.29v，每个pt层的厚度为10nm，交替改变沉积电势，沉积周期是200，制得带有底电极的ni/pt多层纳米线阵列。

(3)带有底电极的ni/pt多层纳米线阵列中模板的腐蚀与扩孔：

将上述ni/pt多层纳米线阵列浸泡在30℃的6.0wt％的磷酸与1.8wt％铬酸的混合溶液中腐蚀90min，除去其中paa模板未沉积ni/pt多层纳米线的部分；然后将其浸泡在30℃的6.0wt％稀磷酸中对paa模板进行扩孔15min，使ni/pt多层纳米线与模板孔壁之间出现一定的缝隙。

(4)将ni/pt多层纳米线阵列进行不完全氧化制得niox/pt多层纳米线阵列：

将完成扩孔的ni/pt多层纳米线阵列放入空气氛围的管式炉中，进行程序升温，升温速率为5℃/min，分别在100℃、200℃时保温2h，在300℃、400℃、500℃时保温1.5h，600℃的恒定温度下氧化10h，得到niox/pt多层纳米线阵列，其中每个niox层的厚度为40nm。

(5)在niox/pt多层纳米线阵列顶部设置顶电极：

将步骤(4)得到的niox/pt多层纳米线阵列底部粘在si衬底上，利用氩离子束刻蚀技术对纳米线顶部进行刻蚀3min，然后在其顶部覆盖直径为500μm的掩模板，利用磁控溅射技术沉积pt顶电极，顶电极厚度为40nm，得到niox/pt多层纳米线阵列存储器。

分别对上述制得的ni/pt多层纳米线和niox/pt多层纳米线进行了xrd测试，其测试结果如图2所示，niox/pt多层纳米线中除了有nio的存在外，还有少量ni单质存在。

对上述制得的niox/pt多层纳米线阵列存储器进行电致阻变性能测试，底电极接地，对顶电极加电压测试其电流-电压(i-v)曲线，并进行了稳定性测试，测试结果分别如图3和图4所示，根据图3和图4，本实施例制得的niox/pt多层纳米线阵列存储器的电致阻变性能如下：

(1)vset为1.2±0.2v，vreset为-0.56±0.14v；

(2)所制得niox/pt多层纳米线阵列存储器不需要电激励过程，在电压首次达到1.2v时即观察到了高阻态(hrs)向低阻态(lrs)的转变；

(3)开关比约为1×10³；

上述结果表明，本实施例所提供的存储器，ni单质的存在增加了阻变介质层的缺陷数，使阻变测试之前不需要电激励过程，当外部电压首次达到1.2v时即能够发生电致阻变效应。

本实施例还对上述制得的niox/pt多层纳米线阵列存储器的hrs和lrs分别进行了磁性测试，在平行于其纳米线方向上得到的磁滞回线如图5所示，结果表明：

电致阻变前后，该存储器的磁性也发生了改变。lrs下饱和磁化强度(ms)和矫顽力(hc)都大于hrs下的值。

实施例2

本实施例提供的feox/au多层纳米线阻变存储器的制备方法与实施例1类似，不同之处在于，电化学沉积的是金属铁，将其不完全氧化的条件为：程序升温速率为10℃/min，分别在100℃、200℃各保温0.5h，在300℃保温20h，即得到feox/au多层纳米线阻变存储器。

本实施例制得的feox/au多层纳米线阻变存储器中，每个feox绝缘层的厚度均为100nm，每个au导电层的厚度均为30nm，feox/au的排列周期数为50。

实施例3

本实施例提供的coox/pt多层纳米线阻变存储器的制备方法与实施例1类似，不同之处在于，电化学沉积的是金属钴，将其不完全氧化的条件为：程序升温速率为10℃/min，分别在100℃、200℃各保温1h，在300℃、400℃、500℃、600℃、700℃分别保温1h，800℃保温15h，即得到coox/pt多层纳米线阻变存储器。

本实施例制得的coox/pt多层纳米线阻变存储器中，每个coox绝缘层的厚度均为20nm，每个pt导电层的厚度均为5nm，coox/pt的排列周期数为300。

显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明的保护范围之中。