半导体器件的制作方法

本发明涉及半导体器件。

背景技术：

专利文献1中公开了内置有作为半导体元件的一种的霍尔元件的半导体器件的一例。该文献中所公开的半导体器件在绝缘性的基材的主面搭载有霍尔元件。在基材中形成有由金属构成的配线部。配线部具有形成于主面的主面部、形成于基材的背面的背面部和连接主面部与背面部的贯通部。

贯通部在基材的厚度方向上观察，其整体内包于基材中。因此，上述基材的厚度方向观察尺寸必须为将所述贯通部充分地内包的大小。另外，当为了实现半导体器件的薄型化而减薄基材的厚度时，可能基材对贯通部的保持减弱。

现有技术文献

专利文献

专利文献1：日本特开2003－249698号公报

技术实现要素：

发明所要解决的课题

本发明是鉴于上述情况而完成的，其课题在于，提供可以实现小型化的半导体器件。

用于解决课题的技术方案

通过本发明提供的半导体器件的特征在于，包括：具有在厚度方向上彼此朝向相反侧的主面和背面以及连接该主面与该背面的侧面的基材；形成于所述基材的配线部；与所述配线部导通，并且配置于所述基材的所述主面侧的半导体元件；和覆盖所述半导体元件的树脂封装体，所述配线部包括：形成于所述主面的主面部；形成于所述背面的背面部；和连接所述主面部与所述背面部的贯通部，所述贯通部包括：从所述基材的所述侧面露出的露出面；和与所述露出面平行的第一方向尺寸比所述露出面的所述第一方向尺寸大的扩大部，所述扩大部在所述厚度方向观察时位于比所述露出面靠内侧并且与所述厚度方向成直角。

本发明优选的实施方式中，所述露出面在所述厚度方向上横切所述基材。

本发明优选的实施方式中，所述露出面为矩形形状。

本发明优选的实施方式中，所述露出面与所述侧面齐平。

本发明优选的实施方式中，所述树脂封装体具有与所述露出面齐平的树脂侧面。

本发明优选的实施方式中，所述基材具有在所述厚度方向上观察时超过所述扩大部到达所述露出面的端缘的保持部。

本发明优选的实施方式中，所述贯通部为在所述厚度方向观察时以所述扩大部为直径的圆形在所述露出面被切去了一部分的形状。

本发明优选的实施方式中，所述主面部在所述厚度方向观察时比所述贯通部大。

本发明优选的实施方式中，所述背面部在所述厚度方向观察时比所述贯通部大。

本发明优选的实施方式中，所述主面部在所述厚度方向观察时到达所述侧面。

本发明优选的实施方式中，所述背面部在所述厚度方向观察时到达所述侧面。

本发明优选的实施方式中，在所述基材的所述主面与所述半导体元件之间没有设置所述配线部。

本发明优选的实施方式中，所述基材的所述主面与所述半导体元件的所述厚度方向上的距离比所述主面部的厚度小。

本发明优选的实施方式中，具有与所述半导体元件和所述主面部接合的导线。

本发明优选的实施方式中，所述导线的与所述主面部的接合部，在所述厚度方向观察时设置于避让了所述贯通部的位置。

本发明优选的实施方式中，所述接合部为第一接合部。

本发明优选的实施方式中，所述接合部在所述第一方向上位于与所述贯通部相比远离所述半导体元件的位置。

本发明优选的实施方式中，所述半导体元件为霍尔元件。

本发明优选的实施方式中，所述配线部包括四组所述主面部、所述背面部和所述贯通部。

本发明优选的实施方式中，包括四个所述导线。

本发明优选的实施方式中，所述基材具有彼此朝向相反侧的两个所述侧面，两个所述贯通部的所述露出面从一个所述侧面露出。

本发明优选的实施方式中，所述基材具有连接所述两个侧面的两个辅助侧面，所述基材在所述厚度方向观察时为矩形形状。

本发明优选的实施方式中，所述主面部在所述厚度方向观察时到达所述侧面和所述辅助侧面。

本发明优选的实施方式中，所述背面部在所述厚度方向观察时到达所述侧面并且避让了所述辅助侧面。

本发明优选的实施方式中，所述霍尔元件在所述厚度方向观察时为矩形形状。

本发明优选的实施方式中，所述霍尔元件以至少一个对角线与所述基材的所述侧面和所述辅助侧面的任一者平行的姿态配置。

本发明优选的实施方式中，所述霍尔元件以两个对角线与所述基材的所述侧面和所述辅助侧面平行的姿态配置。

本发明优选的实施方式中，所述霍尔元件具有四个电极焊盘。

本发明优选的实施方式中，两个所述电极焊盘平行配置于所述侧面。

本发明优选的实施方式中，两个所述电极焊盘平行配置于所述辅助侧面。

本发明优选的实施方式中，所述主面部具有与所述半导体元件的边平行的斜边。

发明效果

根据本发明，所述贯通部的所述露出面从所述基材的所述侧面露出，在所述厚度方向观察时，不是其整体被所述基材内包的结构。因此，与所述基材在所述厚度方向观察时将所述贯通部的整体内包的结构相比，能够缩小所述厚度方向观察尺寸。另外，所述贯通部具有所述第一方向尺寸比所述露出面大的所述扩大部。由此，在所述厚度方向观察时，所述扩大部与所述基材卡合，能够提高所述基材对所述贯通部的保持力。由此，能够期待补充例如由于所述基材的薄型化而导致的所述贯通部的保持力的降低。因此，能够实现所述半导体器件的小型化。

本发明的其它特征和优点通过参照附图在下文中进行的详细的说明将变得更明了。

附图说明

图1是表示基于本发明第一实施方式的半导体器件的主要部分俯视图。

图2是表示基于本发明第一实施方式的半导体器件的主要部分放大俯视图。

图3是表示基于本发明第一实施方式的半导体器件的主视图。

图4是表示基于本发明第一实施方式的半导体器件的仰视图。

图5是沿着图1的v－v线的截面图。

图6是沿着图1的vi－vi线的截面图。

图7是沿着图1的vii－vii线的截面图。

图8是沿着图1的viii－viii线的截面图。

图9是表示基于本发明第一实施方式的半导体器件的制造方法的主要部分俯视图。

图10是表示基于本发明第一实施方式的半导体器件的制造方法的主要部分俯视图。

图11是表示基于本发明第一实施方式的半导体器件的制造方法的主要部分放大俯视图。

图12是表示基于本发明第一实施方式的半导体器件的变形例的主要部分放大俯视图。

图13是表示基于本发明第一实施方式的半导体器件的其它变形例的主要部分放大俯视图。

图14是表示基于本发明第一实施方式的半导体器件的其它变形例的主要部分放大俯视图。

图15是表示基于本发明第二实施方式的半导体器件的主要部分放大俯视图。

图16是表示基于本发明第三实施方式的半导体器件的主要部分放大俯视图。

图17是表示基于本发明第四实施方式的半导体器件的俯视图。

图18是沿着图17的xviii－xviii线的截面图。

图19是表示基于本发明第五实施方式的半导体器件的俯视图。

图20是表示基于本发明第六实施方式的半导体器件的截面图。

图21是表示半导体器件的结构例的俯视图。

图22是沿着图21的xxii－xxii线的截面图。

符号说明

a1～a6、a11：半导体器件

1：基材

2：配线部

3：半导体元件

4：导线

5：树脂封装体

6：抗蚀剂层

10：基材材料

11：主面

12：背面

13：侧面

14：辅助侧面

15：保持部

16、17：贯通部

20：导电部

21：主面部

22：背面部

23：贯通部

24：元件安装部

25：贯通部

26：背面部

31：元件主体

32：电极焊盘

39：接合材料

41：第一接合部

51：树脂侧面

81：切断区域

82：切断区域

120：背面

211：斜边

220：背面部

230：贯通部

231：露出面

232：扩大部

233，251：背面

x1、x2、y1、y2：尺寸

具体实施方式

以下，参照附图具体说明本发明的优选的实施方式。

图1～图8表示基于本发明第一实施方式的半导体器件。本实施方式的半导体器件a1包括基材1、配线部2、半导体元件3、多个导线4和树脂封装体5。

图1是表示半导体器件a1的主要部分俯视图。图2是表示半导体器件a1的主要部分放大俯视图。图3是表示半导体器件a1的主视图。图4是表示半导体器件a1的仰视图。图5是沿着图1的v－v线的截面图。图6是沿着图1的vi－vi线的截面图。图7是沿着图1的vii－vii线的截面图。图8是沿着图1的viii－viii线的截面图。此外，这些图中，x方向是本发明中所说的第一方向。另外，z方向是基材1的厚度方向。另外，图1中，为了便于理解，省略树脂封装体5，其以外的俯视图等中也相同。

如果例举半导体器件a1的大小的一例，则x方向尺寸为0.6mm～1.0mm，y方向尺寸为0.3mm～0.5mm，z方向尺寸为0.15～0.2mm。

基材1为由玻璃环氧树脂等绝缘性树脂构成的板状的部件。基材1的厚度例如为0.05mm～0.08mm。如图1所示，在本实施方式中，基材1在z方向观察为矩形形状。如图1～图5所示，基材1具有主面11、背面12、两个侧面13和两个辅助侧面14。主面11和背面12在z方向上彼此朝向相反侧。主面11和背面12在本实施方式中为平坦的面。两个侧面13与y方向呈直角，彼此朝向相反侧。两个辅助侧面14与x方向呈直角，彼此朝向相反侧。在基材1设置有多个贯通部16。贯通部16是在z方向上贯通基材1，能够构成空隙的部位。在本实施方式中，贯通部16由在z方向观察时向y方向侧开口的切口构成。图示的例子中，贯通部16在z方向观察为局部圆形状。另外，在本例中，在基材1设置有四个贯通部16。

配线部2例如用于使安装半导体器件a1的电路基板(图示略)的配线图案与半导体元件3导通。配线部2由导电性材料即金属构成，例如由cu构成。配线部2包括四个主面部21、四个背面部22和四个贯通部23。

如图1、图2和图5所示，四个主面部21形成于基材1的主面11。在本实施方式中，主面部21在z方向观察时到达侧面13和辅助侧面14。另外，主面部21具有斜边211。斜边211为相对于x方向和y方向的任一者均倾斜的边。此外，如图2所示那样，斜边211的两端根据配线部2的形成方法和主面部21的尺寸等条件，具体的形状可能不同。在上述尺寸的半导体器件a1中，斜边211的两端例如形成曲线状。在这一点上，其它变形例或实施方式中也相同。

4个背面部22形成于基材1的背面12。在本实施方式中，背面部22在z方向观察时到达侧面13，从辅助侧面14退避。

此外，在主面部21和背面部22也可以设置有镀覆层(图示略)。作为该镀覆层，例示层叠有镀cu层、镀ni层和镀au层的结构，层叠有镀cu层、镀ni层、镀pd层和镀au层的结构，层叠有镀cu层和镀ag层的结构。

如图6和图8所示，4个贯通部23在z方向上贯通基材1，分别将主面部21和背面部22连接。贯通部23被收容于贯通部16。贯通部23是不具有贯通孔等的实心的部位。如图2所示，贯通部23具有露出面231和扩大部232。露出面231是从基材1的侧面13露出的面。如图3所示，露出面231在z方向上横断侧面13。在本实施方式中，露出面231为矩形形状。如图2所示，露出面231为平坦的面，与侧面13齐平(成同一面)。另外，如图6所示，贯通部23具有背面233。背面233为在贯通部23中在基材1的背面12侧从背面部22露出的面。在图示的例子中，露出面231形成为向z方向上方凹陷的曲面形状。例如，在设置于基材1上的贯通空间从主面11侧由主面部21堵塞的状态下，在进行了填埋该贯通空间的镀覆处理的情况下，可以形成具有向z方向上方(主面11侧)凹陷的曲面形状的背面233的贯通部23。具有这种背面233的贯通部23具有在将半导体器件a1安装于电路基板(图示略)时，可以增大基于焊锡的接合面积的优点。

如图2所示，扩大部232为在z方向观察位于比露出面231靠内侧的部位，即作为x方向尺寸的尺寸x2比露出面231的x方向尺寸即尺寸x1大的部位。在本实施方式中，贯通部23为在z方向观察以扩大部232为直径的圆形在露出面231被切去了一部分的形状。

在主面部21和背面部22设置有上述的镀覆层的结构中，也可以为在露出面231没有设置这样的镀覆层的结构。

与贯通部23具有露出面231和扩大部232相关联，如图2所示，基材1具有保持部15。保持部15为在z方向观察超过扩大部232而到达露出面231的x方向的端缘的部位。在本实施方式中，在一个贯通部23的x方向两侧设置有两个保持部15。

在本实施方式中，如图1和图2所示，在z方向观察，主面部21比贯通部23大。另外，如图4所示，在z方向观察，背面部22比贯通部23大。

半导体元件3为半导体器件a1的功能元件，在本实施方式中为霍尔元件。即，半导体元件3能够利用霍尔效应检测外部的磁场。具有这样的半导体元件3的半导体器件a1例如用于检测由磁铁构成的检测对象物的位置的用途。

如图1所示，半导体元件3具有元件主体31和四个电极焊盘32。元件主体31由半导体材料构成，为发挥霍尔效应的部位。四个电极焊盘32包括：用于向半导体元件3输入控制电流的两个电极焊盘32；和用于输出输出电压(霍尔电压)的两个电极焊盘32构成。

在本实施方式中，半导体元件3在z方向观察为矩形形状。半导体元件3的一边的长度例如为0.2mm～0.3mm。另外，半导体元件3的一个对角线x方向(侧面13)平行，另一对角线与y方向(辅助侧面14)平行。两个电极焊盘32与x方向(侧面13)平行地配置，另外两个电极焊盘32与y方向(辅助侧面14)平行地配置。

半导体元件3搭载于主面11。在本实施方式中，如图5所示，半导体元件3不经由配线部2而通过接合材料39直接接合于主面11。接合材料39只要能够将半导体元件3接合于基材1的主面11即可，没有特别限定，适宜选择导电性接合材料和绝缘性接合材料等。在图示的例子中，作为接合材料39，选择热固化性树脂、紫外线固化性树脂等的绝缘性接合材料，作为具体的材质例，例如为环氧树脂。另一方面，在作为接合材料39选择导电性接合材料的情况下，作为具体的材质例，例如能够举例包含ag的导电性膏。由此，如图5所示，主面11和半导体元件3的z方向上的距离比主面部21的厚度小。此外，与本实施方式不同，在主面11与半导体元件3之间也可以设置有配线部2的一部分或配线部2以外的cu层等。

多个导线4使配线部2和半导体元件3导通。在本实施方式中，设置有四个导线4。各导线4分别与半导体元件3的电极焊盘32和配线部2的主面部21接合(焊接)。导线4例如由au构成。

在本实施方式中，导线4具有第一接合部41和第二接合部42。第一接合部41是与主面部21接合的部位。第二接合部42是与半导体元件3的电极焊盘32接合的部位。如图1和图2所示，在z方向观察，第一接合部41设置于避开贯通部23的位置。另外，在x方向上，第一接合部41被配置于与贯通孔23相比远离半导体元件3的位置。另外，在y方向上，第一接合部41被配置于与贯通孔23相比靠近半导体元件3的中心的位置。

树脂封装体5在主面11侧覆盖半导体元件3。树脂封装体5由绝缘性树脂构成，例如由混入有填料的环氧树脂构成。如图7和图8所示，树脂封装体5具有两个树脂侧面51。树脂侧面51与侧面13和露出面231齐平(成同一平面)。

图9～图11表示半导体器件a1的制造方法的一例。

图9是表示半导体器件a1的制造方法中的一个步骤的仰视图。图示的步骤中，准备能够形成多个基材1的基材材料10。在基材材料10形成有多个贯通部16和导电部20。多个贯通部16由贯通基材材料10的贯通孔构成。导电部20具有多个主面部、背面部220和贯通部230。主面部形成于基材材料10的主面，背面部220形成于基材材料10的背面120。贯通部230贯通基材材料10，被收容于贯通部16，将主面部和背面部220连接。在图示的例子中，贯通部230在z方向观察为圆形状。另外，各一个的主面部和背面部220通过两个贯通部230连接。导电部20通过在形成有用于形成贯通部230的贯通孔的基材材料10例如通过镀覆来层叠cu而设置。

此外，从提高制造效率的观点出发，优选在图10和图11所示的步骤之前，结束在基材材料10的半导体元件3的搭载、导线4的接合和树脂封装体5的形成。

接着，如图10和图11所示，在切断区域81和切断区域82切断基材材料10和导电部20。该切断例如使用切割刀进行。通过该切断，消除存在于切断区域81和切断区域82的基材材料10和导电部20。切断区域81是通过沿着y方向的切断而被削除的区域，切断区域82是通过沿着x方向的切断而被削除的区域。

如图11所示，切断区域82设置于在z方向观察相对于圆形的贯通部230的中心在y方向上错开的位置。即，包含贯通部23的中心的部分的x方向尺寸为尺寸x2，而切断区域82的外端缘中与贯通部23重叠的部分的x方向尺寸比尺寸x2小，为尺寸x1。

通过在切断区域81和切断区域82的切断，基材材料10成为多个基材1，导电部20成为配线部2。从而，得到多个半导体器件a1。

接着，对半导体器件a1的作用进行说明。

根据本实施方式，贯通部23的露出面231从基材1的侧面13露出，在z方向观察，不是其整体被基材1内包的结构。因此，与在z方向观察时基材1内包贯通部23的整体的结构相比，可以缩小z方向观察尺寸。另外，贯通部23具有x方向尺寸比露出面231大的扩大部232。由此，在z方向观察，扩大部232与基材1卡合，可以提高基材1对贯通部23的保持力。由此，可以期待补充例如由于基材1的薄型化而导致贯通部23的保持力降低。因此，能够实现半导体器件a1的小型化。

由于露出面231与侧面13齐平，从而露出面231不会成为从侧面13突出的部位。由此，能够抑制对贯通部23作用无意图的外力。

基材1具有从x方向两侧夹着贯通部23的保持部15。根据保持部15，可以抑制贯通部23在y方向上从基材1脱离。

如图10和图11所示，图2所示的贯通部23能够通过切断圆形的贯通部230的一部分而形成。在基材材料10形成用于收纳圆形的贯通部230的贯通孔较为容易，适于提高制造效率。

在主面11和半导体元件3之间没有设置配线部2，主面11与半导体元件3的z方向距离比主面部21的厚度小。这适于缩小半导体器件a1的z方向尺寸。

与半导体元件3的电极焊盘32相比，主面部21位于接近主面11的位置。通过在该主面部21形成第一接合部41，能够缩小半导体器件a1的z方向尺寸。

通过将第一接合部41设置于在z方向观察时避让了贯通部23的位置，能够避免形成第一接合部41时的力波及贯通部23。

通过将第一接合部41配置于在x方向上与贯通部23相比远离半导体元件3的位置，能够避免导线4的长度变得极短。这适于适当地进行导线4的接合(焊接)作业。

半导体元件3的两个对角线与x方向和y方向平行。另外，在主面部21形成有与半导体元件3的边平行的斜边211。由此，能够适当地避免半导体元件3与主面部21发生干扰，并且抑制在主面11产生多余的空间，适于半导体器件a1的小型化。

将两个电极焊盘32在x方向上排列，且将两个电极焊盘32在y方向上排列。由此，在半导体元件3中，能够避免四个电极焊盘32的面积不恰当地变小。

根据本实施方式，贯通部23的露出面231从基材1的侧面13露出，在z方向观察时，不是其整体被基材1内包的结构。因此，与在z方向观察基材1将贯通部23的整体内包的结构相比，能够缩小z方向观察尺寸。另外，贯通部23具有x方向尺寸比露出面231大的扩大部232。由此，在z方向观察时，扩大部232与基材1卡合，能够提高基材1对贯通部23的保持力。由此，能够期待补充例如由于基材1的薄型化而贯通部23的保持力降低。因此，能够实现半导体器件a1的小型化。

图12～图20表示本发明的半导体器件的变形例和其它实施方式。其中，这些图中，对于与上述的例子相同或类似的要素标注与上述实施方式相同的符号。另外，上述的实施方式和以下所述的变形例和实施方式能够部分地彼此适当采用各自所具有的技术构成。

图12表示半导体器件a1的变形例。本变形例中，贯通部16和贯通部23在z方向观察时为五边形形状。贯通部23的包含位于靠y方向上的中央的两个角的部分成为x方向尺寸为尺寸x2的扩大部232。露出面231的x方向尺寸即尺寸x1比尺寸x2小。这样的贯通部23在图10和图11所示的步骤中，通过切断在z方向观察时为菱型的贯通部230而形成。

图13表示半导体器件a1的其它变形例。本变形例中，贯通部16和贯通部23在z方向观察时为梯形形状。贯通部23的包含下底(平行的二边中相对较长的边)的部分成为x方向尺寸为尺寸x2的扩大部232。露出面231相当于贯通部23的上底(平行的二边中相对短的边)，x方向尺寸即尺寸x1比尺寸x2小。这样的贯通部23在图10和图11所示的步骤中通过在z方向观察时切断三角形形状的贯通部230而形成。

图14表示半导体器件a1的变形例。本变形例中，主面部21的主面11上的配置与上述的例子不同。

本变形例的主面部21在z方向观察时到达基材1的侧面13，而未到达基材1的辅助侧面14。即，主面部21在z方向观察时与基材1的辅助侧面14离开。这样，在露出面231在侧面13侧露出的情况下，主面部21也可以与辅助侧面14分开。另外，如后述的例子的所示那样，在露出面231在辅助侧面14侧露出的情况下，主面部21也可以与侧面13分开。

图15是表示基于本发明第二实施方式的半导体器件的主要部分放大俯视图。本实施方式的半导体器件a2的导线4的第一接合部41和贯通部23的位置关系与上述的实施方式不同。

在本实施方式中，在z方向观察时，导线4的第一接合部41与贯通部23彼此重叠。在图示的例子中，第一接合部41的一部分与贯通部23的一部分重叠。此外，也可以为第一接合部41和贯通部23的任一者整体与另一者的一部分重叠的结构。另外，也可以为第一接合部41与贯通部23整体彼此重叠的结构。

通过这样的实施方式，也可以实现半导体器件a2的小型化。另外，通过使第一接合部41和贯通部23的至少各一部分重叠，可以使z方向观察的第一接合部41的中心与贯通部23的中心接近。由此，可以缩小主面部21和背面部22的至少任一者的面积。这适于半导体器件a2的小型化。

图16表示基于本发明第三实施方式的半导体器件。本实施方式的半导体器件a3的贯通部16和贯通部23的结构与上述的实施方式不同。

在本实施方式中，贯通部16在x方向上开放。露出面231为从基材1的辅助侧面14露出的面。露出面231在z方向上横切(横穿)辅助侧面14。在本实施方式中，露出面231为矩形形状。露出面231为平坦的面，与辅助侧面14齐平。

扩大部232为在z方向观察时位于比露出面231靠内侧的部位，即作为y方向尺寸的尺寸y2比露出面231的y方向尺寸即尺寸y1大的部位。在本实施方式中，贯通部23为在z方向观察时以扩大部232为直径的圆形在露出面231被切去了一部分的形状。

另外，保持部15与贯通部23具有露出面231和扩大部232相关联，为在z方向观察时超过扩大部232到达露出面231的y方向的端缘的基材1的部位。在本实施方式中，在一个贯通部23的y方向两侧设置有两个保持部15。

通过这样的实施方式，能够实现半导体器件a3的小型化。另外，通过以露出面231从辅助侧面14露出的方式形成贯通部23，能够缩小半导体器件a3的y方向尺寸。

图17和图18表示基于本发明的第四实施方式的半导体器件。本实施方式的半导体器件a4，主要是基材1和配线部2的结构与上述的实施方式不同。

在本实施方式中，基材1具有贯通部17。贯通部17为在z方向上贯通基材1的贯通孔，在图示的例子中，设置于基材1的大致中央。配线部2具有元件安装部24、贯通部25和背面部26。元件安装部24形成于基材1的主面11。如图17所示，元件安装部24在俯视时与四个主面部21离开地形成。元件安装部24是用于安装半导体元件3的部位。在图示的例子中，元件安装部24在z方向观察时被内包于半导体元件3。此外，元件安装部24也可以是其一部分从半导体元件3露出的结构。半导体元件3通过接合材料39与元件安装部24接合。在图示的例子中，接合材料39选择包含ag的导电膏等的导电性接合材料。

背面部26是形成于基材1的背面12的部位。背面部26可以与四个背面部22的全部离开地形成，也可以为与四个背面部22的任意者相连接的结构。

贯通部25贯通基材1，且被收容于贯通部16，在z方向观察时，至少一部分与元件安装部24重叠。在图示的例子中，贯通部25在z方向观察时其整体被内包于元件安装部24。贯通部25与元件安装部24和背面部26相连接。

贯通部25具有背面251。背面251为在贯通部25中的在基材1的背面12侧从背面部26露出的面。在图示的例子中，背面251为向z方向上方凹陷的曲面形状。例如，在设置于基材1的贯通空间被从主面11侧由元件安装部24堵塞的状态下，进行了填埋该贯通空间的镀覆处理的情况下，能够形成具有向z方向上方(主面11侧)凹陷的曲面形状的背面251的贯通部25。

另外，在本实施方式中，半导体器件a4具有抗蚀剂层6。抗蚀剂层6由绝缘性树脂等构成，其厚度例如为20μm程度。抗蚀剂层6覆盖主面部21的端缘中在俯视时位于比侧面13和辅助侧面14靠内侧的部分。即，抗蚀剂层6至少覆盖主面部21的斜边211。

通过这样的实施方式，能够实现半导体器件a4的小型化。另外，半导体元件3与元件安装部24被接合。元件安装部24经由贯通部25与背面部26相连接。因此，通过利用焊料等将贯通部25的背面251和背面部26与用于安装半导体器件a4的电路基板(图示略)的配线图案等接合，能够将从半导体元件3产生的热通过上述电路基板高效地传递，能够促进从半导体元件3的散热。具有凹陷的形状的背面251的贯通部25具有能够增大基于焊料的接合面积的优点。

接合材料39由导电性接合材料构成的结构适于促进来自半导体元件3的散热。另外，通过设置抗蚀剂层6，能够防止由导电性接合材料构成的接合材料39不当地附着于主面部21。

图19表示基于本发明第五实施方式的半导体器件。本实施方式的半导体器件a5主要是半导体元件3的配置与上述的实施方式不同。

在本实施方式中，矩形形状的半导体元件3的两个边与x方向平行，另外两个边与y方向平行。一个对角线与x方向(侧面13)平行，另一个对角线与y方向(辅助侧面14)平行。四个电极焊盘32的各自的两个边与x方向平行，各自的另外两个边与y方向平行。

在图示的例子中，主面部21的形状在z方向观察时为矩形形状，但不限于此，如上述的实施方式所示，也可以是具有斜边211的形状等。

通过这样的实施方式，也能够实现半导体器件a5的小型化。

图20表示基于本发明第六实施方式的半导体器件。本实施方式的半导体器件a6的导线4的结构与上述的实施方式不同。

本实施方式的导线4具有第一接合部41、第二接合部42和突起部43。第二接合部42位于与第一接合部41相反侧的位置，相对于半导体元件3固定。突起部43设置于第二接合部42与半导体元件3的电极焊盘32之间。突起部43为使例如在接合第一接合部41时形成的导线前端的球状的熔融部分附着于电极焊盘32的部位。在形成突起部43后，将该导线的一端接合于主面部21，由此，形成第一接合部41，接着，将该导线的另一端接合于突起部43，形成第二接合部42。

通过这样的实施方式，能够实现半导体器件a6的小型化。另外，通过设置突起部43，能够缓和形成第二接合部42时的对半导体元件3的冲击。

图21和图22表示半导体器件的结构例。本结构例的半导体器件a11中，配线部2的贯通部23不具有上述的实施方式的露出面231。在这一点上，半导体器件a1～a6和半导体器件a11的技术思想相同。

在基材1设置有四个贯通部16。贯通部16由在z方向上贯通基材1的贯通孔构成。贯通部23贯通基材1，且被收容于贯通部16。贯通部23在z方向观察时与基材1的侧面13和辅助侧面14的双方离开。贯通部23与导线4的第一接合部41的位置关系没有特别限定，贯通部23和第一接合部41可以在z方向观察时彼此各一部分重叠，也可以为彼此不重叠的结构。在图示的例子中，第一接合部41与贯通部23彼此的中心大致一致。另外，在图示的例子中，在z方向观察时，第一接合部41被内包于贯通部23，但也可以为相反的位置关系。

本发明的半导体器件不限于上述的实施方式。本发明的半导体器件的各部的具体的结构分别自由地进行设计变更。