自对准源极接触孔的高密度沟槽型器件结构及其制备方法与流程

本发明属于沟槽型器件领域，特别是涉及一种自对准源极接触孔的高密度沟槽型器件结构及其制备方法。

背景技术：

沟槽型器件作为一种重要的功率器件具有很广泛的应有,具有导通电阻低、开关速度快、频率特性好的特点。为了提高产品的竞争力，及响应节能减排要求，需在保证器件击穿电压不变的条件下进一步降低器件的漏源极导通电阻。

而为了降低漏源极导通电阻，在沟槽型器件中，减少横向间距以增加元胞密度的方式已经被用来有效地降低器件的漏源极导通电阻。然而，将横向间距减少到1um以下受到源极节点对准误差的限制，即使在使用了深紫外(duv)光刻时也是如此。因此，如何能将横向间距缩小到1um以下，实现进一步减少漏源极导通电阻，是现在迫切需要解决的问题。

鉴于此，有必要设计一种新的自对准源极接触孔的高密度沟槽型器件结构及其制备方法用以解决上述技术问题。

技术实现要素：

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种自对准源极接触孔的高密度沟槽型器件结构及其制备方法，用于解决现有技术中因沟槽型器件的横向间距较大，进而导致漏源极导通电阻较大的问题。

为实现上述目的及其他相关目的，本发明提供一种自对准源极接触孔的高密度沟槽型器件的制备方法，所述制备方法包括：

s1：提供一第一导电类型重掺杂衬底，并于所述第一导电类型重掺杂衬底上表面形成第一导电类型轻掺杂外延层，其中，所述第一导电类型轻掺杂外延层横向划分为元胞区和终端区；

s2：于所述第一导电类型轻掺杂外延层上表面形成第一牺牲层，并于所述第一牺牲层上表面进行第二导电类型的离子注入，高温退火后于所述第一导电类型轻掺杂外延层上部形成体区；

s3：去除所述第一牺牲层，并于所述体区上表面依次形成第一氧化层和掩膜层；

s4：采用光刻、刻蚀工艺于s3所述结构上表面形成凹至所述第一导电类型轻掺杂外延层的第一沟槽，并于所述第一沟槽内壁表面形成第二牺牲层，其中，所述第一沟槽包括元胞区第一沟槽和终端区第一沟槽；

s5：去除所述第二牺牲层，并于所述第一沟槽内壁表面形成一栅氧化层；

s6：于所述第一沟槽内形成第一导电层，并对所述第一导电层进行刻蚀，使所述第一导电层的高度低于所述栅氧化层的高度，以形成第二沟槽，之后去除所述掩膜层，其中，所述第二沟槽包括元胞区第二沟槽和终端区第二沟槽；

s7：于所述第二沟槽内壁表面形成第二氧化层，并采用绝缘材料层填充所述第二沟槽，之后去除所述第一氧化层，以形成一t型结构；

s8：采用光刻工艺于元胞区定义出有源区，并对定义的有源区进行第一导电类型的离子注入，退火后形成源区；

s9：对所述t型结构外围的源区进行刻蚀，以形成凹至所述体区的凹槽，并于所述凹槽表面进行第二导电类型的离子注入，退火后形成体区欧姆接触；

s10：采用光刻、刻蚀工艺于所述终端区第一沟槽的绝缘材料层上表面形成凹至第一导电层的接触孔；

s11：于s10所述结构的上、下表面分别形成第二导电层，并对s10所述结构上表面的第二导电层进行光刻、刻蚀，以于s10所述结构的元胞区上表面形成源极引出端，于s10所述结构的终端区上表面形成栅极引出端，及于s10所述结构的下表面形成漏极引出端。

优选地，s4中所述元胞区第一沟槽的宽度为0.1～0.8um，深度为0.5～2.5um；所述终端区第一沟槽的宽度为0.3～2um，深度为0.5～2.5um。

优选地，s4中采用热氧化工艺形成所述第二牺牲层，所述第二牺牲层的厚度为500～1250埃。

优选地，s5中采用湿法刻蚀去除所述第二牺牲层；采用高温氧化工艺形成所述栅氧化层，所述栅氧化层的厚度为150～1000埃。

优选地，s6中采用化学气相沉积工艺形成所述第一导电层，并采用干法刻蚀工艺刻蚀所述第一导电层以形成所述第二沟槽；刻蚀后所述第一导电层的高度为0.2～1.5um，所述第二沟槽的深度为1000～5000埃。

优选地，s7中采用热氧化工艺形成所述第二氧化层，所述第二氧化层的厚度为1000～4000埃。

优选地，s7中填充完所述第二沟槽后，还包括对所述绝缘材料进行平坦化处理的工艺步骤。

优选地，s9中刻蚀后的源区宽度为0.2～1um。

本发明还提供一种自对准源极接触孔的高密度沟槽型器件结构，所述器件结构包括：

第一导电类型重掺杂衬底；

位于所述第一导电类型重掺杂衬底上表面的第一导电类型轻掺杂的外延层，其中，所述第一导电类型轻掺杂外延层横向划分为元胞区和终端区；

位于所述第一导电类型轻掺杂外延层上部、具有第二导电类型的体区；

间隔分布于所述体区上部的多个具有第一导电类型的源区；

对应并贯穿所述源区、凹至所述第一导电类型轻掺杂外延层的多个t型沟槽，其中，所述t型沟槽包括元胞区t型沟槽和终端区t型沟槽；

依次位于所述t型沟槽的下部内侧的栅氧化层和第一导电层，及依次位于所述t型沟槽的上部内侧的第二氧化层和绝缘材料层；

贯穿所述终端区t型沟槽上方的绝缘材料层、且凹至所述第二导电层的接触孔；

位于所述t型沟槽外侧、且凹至所述体区的凹槽；

位于所述凹槽内表面、且与所述体区接触的具有第二导电类型的体区欧姆接触；

位于所述元胞区的体区欧姆接触上方、且与所述源区接触的源极引出端；

位于所述终端区的体区欧姆接触及接触孔上方的栅极引出端；及

位于所述第一导电类型重掺杂衬底下表面的漏极引出端。

优选地，所述源区的宽度为0.2～1um。

优选地，所述栅氧化层的厚度为150～1000埃，所述第一导电层的高度为0.2～1.5um。

如上所述，本发明的一种自对准源极接触孔的高密度沟槽型器件结构及其制备方法，具有以下有益效果：

1、本发明通过在沟槽型器件的有源区形成自对准接触区，从而使器件的横向间距可以降低到1微米以下，增加了器件的元胞密度，进而降低了器件的源漏极导通电阻。

2、本发明在没有增加额外光罩层次的情况下，通过自对准源极接触孔进一步缩小了器件的横向间距，实现了降低器件源漏极导通电阻的目的，在没有增加制造成本的情况下，大大提高了沟槽型器件的性能。

附图说明

图1至图19显示为本发明所述制备方法中各步骤的结构示意图。

元件标号说明

1第一导电类型重掺杂衬底

2第一导电类型轻掺杂外延层

a元胞区

b终端区

3第一牺牲层

4体区

5第一氧化层

6掩膜层

7第一沟槽

71元胞区第一沟槽

72终端区第一沟槽

8第二牺牲层

9栅氧化层

10第一导电层

11第二沟槽

111元胞区第二沟槽

112终端区第二沟槽

12第二氧化层

13绝缘材料层

14源区

15凹槽

16体区欧姆接触

17接触孔

18第二导电层

19源极引出端

20栅极引出端

21漏极引出端

s1～s11步骤

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1至图19。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

实施例一

如图1至图19所示，本实施例提供一种自对准源极接触孔的高密度沟槽型器件的制备方法，所述制备方法包括：

s1：提供一第一导电类型重掺杂衬底1，并于所述第一导电类型重掺杂衬底1上表面形成第一导电类型轻掺杂外延层2，其中，所述第一导电类型轻掺杂外延层2横向划分为元胞区a和终端区b；

s2：于所述第一导电类型轻掺杂外延层2上表面形成第一牺牲层3，并于所述第一牺牲层3上表面进行第二导电类型的离子注入，高温退火后于所述第一导电类型轻掺杂外延层2上部形成体区4；

s3：去除所述第一牺牲层3，并于所述体区4上表面依次形成第一氧化层5和掩膜层6；

s4：采用光刻、刻蚀工艺于s3所述结构上表面形成凹至所述第一导电类型轻掺杂外延层2的第一沟槽7，并于所述第一沟槽7内壁表面形成第二牺牲层8，其中，所述第一沟槽7包括元胞区第一沟槽71和终端区第一沟槽72；

s5：去除所述第二牺牲层8，并于所述第一沟槽7内壁表面形成一栅氧化层9；

s6：于所述第一沟槽7内形成第一导电层10，并对所述第一导电层10进行刻蚀，使所述第一导电层10的高度低于所述栅氧化层9的高度，以形成第二沟槽11，之后去除所述掩膜层6，其中，所述第二沟槽11包括元胞区第二沟槽111和终端区第二沟槽112；

s7：于所述第二沟槽11内壁表面形成第二氧化层12，并采用绝缘材料层13填充所述第二沟槽11，之后去除所述第一氧化层5，以形成一t型结构；

s8：采用光刻工艺于元胞区定义出有源区，并对定义的有源区进行第一导电类型的离子注入，退火后形成源区14；

s9：对所述t型结构外围的源区14进行刻蚀，以形成凹至所述体区4的凹槽15，并于所述凹槽15表面进行第二导电类型的离子注入，退火后形成体区欧姆接触16；

s10：采用光刻、刻蚀工艺于所述终端区第一沟槽72的绝缘材料层13上表面形成凹至第一导电层10的接触孔17；

s11：于s10所述结构的上、下表面分别形成第二导电层18，并对s10所述结构上表面的第二导电层18进行光刻、刻蚀，以于s10所述结构的元胞区上表面形成源极引出端19，于s10所述结构的终端区上表面形成栅极引出端20，及于s10所述结构的下表面形成漏极引出端21。

下面请参阅图1至图19对本实施例所述自对准源极接触孔的高密度沟槽型器件的制备方法进行详细说明。

如图1所示，提供一第一导电类型重掺杂衬底1，并于所述第一导电类型重掺杂衬底1上表面形成第一导电类型轻掺杂外延层2，其中，所述第一导电类型轻掺杂外延层2横向划分为元胞区a和终端区b。

作为示例，所述第一导电类型重掺杂衬底1为n型重掺杂衬底，或所述第一导电类型重掺杂衬底1为p型重掺杂衬底。

作为示例，所述第一导电类型轻掺杂外延层2为n型轻掺杂外延层，或所述第一导电类型轻掺杂外延层2为p型轻掺杂外延层。

如图2和3所示，于所述第一导电类型轻掺杂外延层2上表面形成第一牺牲层3，并于所述第一牺牲层3上表面进行第二导电类型的离子注入，高温退火后于所述第一导电类型轻掺杂外延层2上部形成体区4。

作为示例，如图2所示，通过热氧化工艺在所述第一导电类型轻掺杂外延层2的上表面形成第一牺牲层3，所述第一牺牲层3的厚度为200～500埃。

优选地，在本实施例中，所述第一牺牲层3的厚度为300埃；当然，在其它实施例中，所述第一牺牲层3的厚度还可以为200埃、275埃、325埃、400埃或500埃等。

作为示例，若所述第一导电类型为n型，则所述第二导电类型为p型；若所述第一导电类型为p型，则所述第二导电类型为n型。

作为示例，所述离子注入的剂量为5e12～1e13/cm²。

如图4所示，去除所述第一牺牲层3，并于所述体区4上表面依次形成第一氧化层5和掩膜层6。

作为示例，采用湿法刻蚀工艺去除所述第一牺牲层3。

作为示例，采用热氧化工艺在所述体区4上表面形成第一氧化层5，所述第一氧化层5的厚度为200～500埃。

作为示例，采用化学气相沉积工艺在所述第一氧化层5上表面形成掩膜层6，所述掩膜层6的厚度为1500～3000埃。

优选地，在本实施例中，所述第一氧化层5为二氧化硅层，所述掩膜层6为氮化硅层。

如图5和6所示，采用光刻、刻蚀工艺于s3所述结构上表面形成凹至所述第一导电类型轻掺杂外延层2的第一沟槽7，并于所述第一沟槽7内壁表面形成第二牺牲层8，其中，所述第一沟槽7包括元胞区第一沟槽71和终端区第一沟槽72。

作为示例，如图5所示，所述元胞区第一沟槽的宽度为0.1～0.8um，深度为0.5～2.5um；所述终端区第一沟槽的宽度为0.3～2um，深度为0.5～2.5um。

作为示例，如图6所示，采用热氧化工艺在所述第一沟槽内壁表面形成所述第二牺牲层，所述第二牺牲层的厚度为500～1250埃。

如图7所示，去除所述第二牺牲层8，并于所述第一沟槽7内壁表面形成一栅氧化层9。

作为示例，采用湿法刻蚀工艺去除所述第二牺牲层8。

作为示例，采用高温氧化工艺在所述第一沟槽内壁表面形成一栅氧化层9，所述栅氧化层9的厚度为150～1000埃。

如图8至10所示，于所述第一沟槽7内形成第一导电层10，并对所述第一导电层10进行刻蚀，使所述第一导电层10的高度低于所述硅表面的高度，以形成第二沟槽11，之后去除所述掩膜层6，其中，所述第二沟槽11包括元胞区第二沟槽111和终端区第二沟槽112。

作为示例，如图8和9所示，采用化学气相沉积工艺在所述第一沟槽7形成第一导电层10，然后采用干法刻蚀工艺对所述第一导电层10进行刻蚀，使所述第一导电层10的高度低于所述栅氧化层9的高度，以形成第二沟槽11。

作为示例，如图9所示，刻蚀后的所述第一导电层10的厚度为0.2～1.5um，所述第一导电层为多晶硅层。

作为示例，所述第二沟槽11的深度为1000～5000埃，即所述第一导电层10的高度低于所述栅氧化层9的高度1000～5000埃。

作为示例，如图10所示，采用热磷酸去除所述掩膜层6。

如图11至13所示，于所述第二沟槽11内壁表面形成第二氧化层12，并采用绝缘材料层13填充所述第二沟槽11，之后去除所述第一氧化层5，以形成一t型结构。

作为示例，如图11所示，采用热氧化工艺在所述第二沟槽11内壁表面形成第二氧化层12，所述第二氧化层12的厚度为1000～4000埃。

优选地，在本实施例中，所述第二氧化层12为二氧化硅层。

作为示例，如图12所示，采用化学气相沉积工艺在所述第二沟槽11内形成绝缘材料层13。

优选地，在本实施例中，形成绝缘材料层13的步骤中还包括对所述绝缘材料层13进行表面平坦化处理的工艺。

优选地，在本实施例中，所述绝缘材料层包括硼磷硅玻璃。

作为示例，如图13所示，采用湿法刻蚀和干法刻蚀结合去除所述第一氧化层5。

优选地，在本实施例中，采用先湿法刻蚀再干法刻蚀去除所述第一氧化层5，其中，所述湿法刻蚀溶液包括氢氟酸溶液，所述干法刻蚀气体包括甲烷。

如图14所示，采用光刻工艺于元胞区定义出有源区，并对定义的有源区进行第一导电类型的离子注入，退火后形成源区14。

作为示例，所述离子注入的能量为60～100kev，离子注入的角度为0～30度，离子注入的剂量为1e15～1e16/cm³。

如图15和16所示，对所述t型结构外围的源区14进行刻蚀，以形成凹至所述体区4的凹槽15，并于所述凹槽15表面进行第二导电类型的离子注入，退火后形成体区欧姆接触16。

作为示例，如图15所示，采用干法刻蚀工艺对所述t型结构外围的源区14进行刻蚀，以形成凹至所述体区4的凹槽15，即源极接触孔。

作为示例，刻蚀后源区14的宽度为0.2～1um。

作为示例，如图16所示，形成所述体区欧姆接触16的离子注入剂量为5e14～2e15/cm³。

如图17所示，采用光刻、刻蚀工艺于所述终端区第一沟槽72的绝缘材料层13上表面形成凹至第一导电层10的接触孔17。

如图18和19所示，于s10所述结构的上、下表面分别形成第二导电层18，并对s10所述结构上表面的第二导电层18进行光刻、刻蚀，以于s10所述结构的元胞区上表面形成源极引出端19，于s10所述结构的终端区上表面形成栅极引出端20，及于s10所述结构的下表面形成漏极引出端21。

作为示例，采用物理气相沉积工艺形成所述第二导电层18，所述第二导电层18的厚度为0.8～2um。

实施例二

如图19所示，本实施例提供一种自对准源极接触孔的高密度沟槽型器件结构，所述器件结构包括：

第一导电类型重掺杂衬底1；

位于所述第一导电类型重掺杂衬底1上表面的第一导电类型轻掺杂的外延层2，其中，所述第一导电类型轻掺杂外延层2横向划分为元胞区a和终端区b；

位于所述第一导电类型轻掺杂外延层2上部、具有第二导电类型的体区4；

间隔分布于所述体区4上部的多个具有第一导电类型的源区14；

对应并贯穿所述源区14、凹至所述第一导电类型轻掺杂外延层2的多个t型沟槽，其中，所述t型沟槽包括元胞区t型沟槽和终端区t型沟槽；

依次位于所述t型沟槽的下部内侧的栅氧化层9和第一导电层10，及依次位于所述t型沟槽的上部内侧的第二氧化层12和绝缘材料层13；

贯穿所述终端区t型沟槽上方的绝缘材料层13、且凹至所述第二导电层10的接触孔17；

位于所述t型沟槽外侧、且凹至所述体区4的凹槽15；

位于所述凹槽15内表面、且与所述体区4接触的具有第二导电类型的体区欧姆接触16；

位于所述元胞区的体区欧姆接触16上方、且与所述源区14接触的源极引出端19；

位于所述终端区的体区欧姆接触16及接触孔17上方的栅极引出端20；及

位于所述第一导电类型重掺杂衬底1下表面的漏极引出端21。

作为示例，若所述第一导电类型为n型，则所述第二导电类型为p型；若所述第一导电类型为p型，则所述第二导电类型为n型。

作为示例，所述源区14的宽度为0.2～1um。

优选地，在本实施例中，所述源区14的宽度为0.2um；当然，在其它实施例中，所述源区14的宽度还可以为0.25um、0.3um、0.35um、0.4um、0.45um、0.5um、0.55um、0.6um、0.69um、0.76um、0.85um、0.92um或0.99um等。

作为示例，所述栅氧化层9的厚度为150～1000埃，所述第一导电层10的厚度为0.2～1.5um。

作为示例，所述绝缘材料层13为硼磷硅玻璃。

综上所述，本发明的一种自对准源极接触孔的高密度沟槽型器件结构及其制备方法，具有以下有益效果：

1、本发明通过在沟槽型器件的有源区形成自对准接触区，从而使器件的横向间距可以降低到1微米以下，增加了器件的元胞密度，进而降低了器件的源漏极导通电阻。

2、本发明在没有增加额外光罩层次的情况下，通过自对准源极接触孔进一步缩小了器件的横向间距，实现了降低器件源漏极导通电阻的目的，在没有增加制造成本的情况下，大大提高了沟槽型器件的性能。

所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。