本发明涉及显示
技术领域：
，特别是涉及一种阵列基板、显示面板和显示装置。
背景技术：
：在平板显示装置中，tft-lcd(thinfilmtransistorliquidcrystaldisplay，薄膜晶体管液晶显示器)具有体积小、功耗低、制造成本相对较低和无辐射等特点，在当前的平板显示器市场占据了主导地位。oled(organiclight-emittingdiode，有机发光二极管)显示装置由于具有薄、轻、宽视角、主动发光、发光颜色连续可调、成本低、响应速度快、能耗小、驱动电压低、工作温度范围宽、生产工艺简单、发光效率高及可柔性显示等优点，已被列为极具发展前景的下一代显示技术。随着显示技术的飞速发展，消费者对显示装置的需求也越来越多。因此，显示装置的透光性、功耗、显示效果等工作性能，成为业内关注和研究的问题。技术实现要素：本发明实施例的目的是提供一种阵列基板、显示面板和显示装置，以提高阵列基板的透过率，进而提高显示装置的显示效果。本发明实施例提供了一种阵列基板，包括衬底基板，以及依次设置于所述衬底基板上的多个像素单元和钝化层，其中：所述像素单元包括开口区；所述钝化层远离所述衬底基板的一侧具有分别与各个像素单元的开口区位置相对的第一盲孔。本发明实施例还提供了一种显示面板，包括前述的阵列基板。本发明实施例还提供了一种显示装置，包括前述显示面板。本发明提供的阵列基板、显示面板和显示装置，阵列基板中像素单元的开口区所对应的钝化层厚度较薄，相比现有技术，该结构设计减少了光线穿过与开口区位置相对的钝化层的厚度，这样减少了光线的损失，从而提高了显示面板的透过率，进而提高了显示装置的显示效果。附图说明图1为本发明实施例一阵列基板的结构示意图；图2为本发明实施例二阵列基板的结构示意图；图3为本发明实施例二钝化层的俯视图；图4为本发明实施例三阵列基板的结构示意图；图5为本发明实施例三钝化层的俯视图；图6为本发明实施例四阵列基板的结构示意图；图7为本发明实施例四钝化层的俯视图；图8为本发明实施例五阵列基板的结构示意图；图9为本发明实施例五钝化层的俯视图；图10为本发明实施例七显示装置的俯视图。附图标记：1-阵列基板；2-衬底基板；3-像素单元；4-钝化层；5-开口区；6-第一盲孔；7-显示区域；8-周边区域；9-薄膜晶体管；10-第一薄膜晶体管；11-第二盲孔；12-第二薄膜晶体管；13-第一钝化层；14-第二钝化层；15-像素电极；16-显示装置；17-显示面板。具体实施方式tft(thinfilmtransistor，薄膜晶体管)是tft-lcd和oled显示装置的重要部件之一。现有一种显示基板，其主要结构包括衬底基板、设置于衬底基板上的tft，以及设置于tft远离衬底基板一侧的钝化层。为了防止外界水汽进入tft影响到tft的特性，钝化层通常采用包括至少两层膜层单元的复合钝化层来隔绝外界水汽进入tft。发明人发现将上述显示基板应用于显示装置时，光线在穿过复合钝化层时，会在相邻膜层单元的界面处发生反射和折射，从而造成光线损失，因此，现有显示基板的透过率不够理想，进而导致显示装置的显示效果欠佳。为了提高阵列基板的透过率，进而提高显示装置的显示效果，本发明实施例提供了一种阵列基板、显示面板和显示装置。为使本发明的目的、技术方案和优点更加清楚，以下举实施例对本发明作进一步详细说明。实施例一如图1所示，实施例一提供了一种阵列基板1，包括衬底基板2，以及依次设置于衬底基板2上的多个像素单元3和钝化层4，其中：像素单元3包括开口区5；钝化层4远离衬底基板2的一侧具有分别与各个像素单元3的开口区5位置相对的第一盲孔6。本发明实施例一提供的阵列基板1，钝化层4设置于像素单元3远离衬底基板2的一侧，钝化层4上设置的第一盲孔6与像素单元3的开口区5位置相对，相比现有技术，该结构设计减少了光线穿过与开口区5位置相对的钝化层4的厚度，这样减少了光线的损失，从而提高了阵列基板1的透过率，进而提高了显示装置的显示效果。请继续参照图1所示，在本实施例中，衬底基板2上依次设置有多个像素单元3和钝化层4；每个像素单元3还包括像素电极15以及与像素电极15连接的薄膜晶体管9，开口区5与像素电极15位置相对；对应每个像素单元3的开口区5，钝化层4远离衬底基板2的一侧具有与开口区5位置相对的第一盲孔6，第一盲孔6连接钝化层4远离衬底基板2的一侧表面和钝化层4的内层且不贯通钝化层4。。当光线射入阵列基板1时，经过开口区5的光线在穿过钝化层4后，从第一盲孔6射出，这样减少了光线穿过与开口区5位置相对的钝化层4的厚度，从而提高了阵列基板1的透过率。如图1所示，钝化层4包括沿远离衬底基板2方向依次设置的第一钝化层13和第二钝化层14；第一盲孔6穿透第二钝化层14并到达第一钝化层13表面。在本实施例中，每个像素单元3的开口区5远离衬底基板2的一侧设置有第一钝化层13，当光线射入阵列基板1时，经过开口区5的光线从第一钝化层13穿过并射出。在本实施例中，第一钝化层13的具体类型不限，例如可以为单层膜层或者复合膜层。当第一钝化层13为复合膜层时，第一钝化层13的各层膜层材质相同，这样可以减少光线在各个膜层之间的界面处发生的反射，从而提高了阵列基板1的透过率。在本实施例中，第二钝化层14的具体类型不限，例如可以为单层膜层或者复合膜层。实施例二如图2和图3所示，实施例二提供了一种阵列基板1，包括衬底基板2，以及依次设置于衬底基板2上的多个像素单元3和钝化层4，其中：像素单元3包括开口区5；钝化层4远离衬底基板2的一侧具有分别与各个像素单元3的开口区5位置相对的第一盲孔6。阵列基板1包括显示区域7和围绕显示区域7的周边区域8，前述多个像素单元3设置于显示区域7内；每个像素单元3还包括像素电极15以及与像素电极15连接的第一薄膜晶体管10；周边区域8设置有第一薄膜晶体管10。钝化层4覆盖第一薄膜晶体管10，且钝化层4远离衬底基板2的一侧具有分别与各个像素单元3的开口区5位置相对的第一盲孔6。在本发明的实施例二中，钝化层4包括沿远离衬底基板2方向依次设置的第一钝化层13和第二钝化层14；第一盲孔6穿透第二钝化层14并到达第一钝化层13表面。每个像素单元3的开口区5远离衬底基板2的一侧设置有第一钝化层13，当光线射入阵列基板1时，经过开口区5的光线从第一钝化层13穿过并射出，这样减少了光线穿过与开口区5位置相对的钝化层4的厚度，从而提高了阵列基板1的透过率；同时，钝化层4与第一薄膜晶体管10相对的位置包括第一钝化层4和第二钝化层4，这样钝化层4可以较好地隔绝外界水汽对第一薄膜晶体管10的影响，提高了对第一薄膜晶体管10的保护效果。针对本发明技术方案，发明人对采用第一钝化层13的厚度d1和第二钝化层14的厚度d2之比不同的阵列基板1进行了模拟试验，试验结果如以下表1所示。d1/d2亮度功耗0.15较亮较低0.3较亮较低0.55较亮较低0.7较亮较低0.85较亮较低1.0较暗较高1.15较暗较高表1第一钝化层的厚度d1和第二钝化层的厚度d2之比对照表发明人经过试验发现，当阵列基板1的第一钝化层13的厚度d1和第二钝化层14的厚度d2之间满足：d1/(d1+d2)<0.85时，可以较好地减少光线穿过第一钝化层13的损失，阵列基板1的透过率较好，功耗较小；而当d1/(d1+d2)>0.85时，阵列基板1中光线穿过第一钝化层13的损失较大，导致阵列基板1的透过率较差，功耗较高。因此，在本发明实施例中，第一钝化层13的厚度d1和第二钝化层14的厚度d2之间满足：d1/(d1+d2)<0.85，可以较好地减少光线穿过第一钝化层13的损失，从而提高了阵列基板1的透过率。在本实施例中，第一钝化层13的具体类型不限，例如可以为单层膜层或者复合膜层。当第一钝化层13为复合膜层时，第一钝化层13的各层膜层材质相同，这样可以减少光线在各个膜层之间的界面处发生的反射，从而提高了阵列基板1的透过率。在本实施例中，第二钝化层14的具体类型不限，例如可以为单层膜层或者复合膜层。较佳的，第一钝化层13单位体积内的氢原子个数小于第二钝化层14单位体积内的氢原子个数。第一薄膜晶体管10远离衬底基板2的一侧依次设置第一钝化层13和第二钝化层14，第一钝化层13单位体积内含氢原子的个数较少，这样可以减少第一薄膜晶体管10的氧化物半导体被腐蚀。针对本发明技术方案，发明人对采用第一钝化层13单位体积内含不同氢原子个数的阵列基板1进行了模拟试验，试验结果如以下表2所示。表2第一钝化层单位体积内氢原子的个数对照表发明人经过试验发现，当第一钝化层13单位体积内的氢原子个数小于1*e18atom/cm3时，阵列基板1的亮度较亮，功耗较低，因此tft的工作性能较佳；当第一钝化层13单位体积内的氢原子个数大于1*e18atom/cm3时，阵列基板1的亮度较暗，功耗较高，因此tft的工作性能欠佳。因此，在本发明实施例中，当第一钝化层13单位体积内的氢原子个数小于1*e18atom/cm3时，可以较好地隔绝外界水汽对第一薄膜晶体管10的影响，提高了对第一薄膜晶体管10的保护效果，并且对阵列基板1的透过率影响较小。第一薄膜晶体管10为氧化物薄膜晶体管。第一薄膜晶体管10的有源层11材质包括氧化物半导体，例如铟镓锌氧化物(ingazno4)或铪铟锌氧化物(hfinzno)。实施例三如图4和图5所示，实施例三提供了一种阵列基板1，包括衬底基板2，以及依次设置于衬底基板2上的多个像素单元3和钝化层4，其中：像素单元3包括开口区5；钝化层4远离衬底基板2的一侧具有分别与各个像素单元3的开口区5位置相对的第一盲孔6。阵列基板1包括设置于衬底基板2上的第一薄膜晶体管10和第二薄膜晶体管12；钝化层4覆盖第一薄膜晶体管10和第二薄膜晶体管12，且钝化层4远离衬底基板2的一侧具有与第二薄膜晶体管12位置相对的第二盲孔11。如图4和图5所示，在本发明的实施例三中，阵列基板1包括显示区域7和围绕显示区域7的周边区域8，前述多个像素单元3设置于显示区域7内；每个像素单元3还包括像素电极15以及与像素电极15连接的第一薄膜晶体管10；周边区域8设置有第二薄膜晶体管12。钝化层4覆盖第一薄膜晶体管10和第二薄膜晶体管12，钝化层4远离衬底基板2的一侧具有第一盲孔6和第二盲孔11，第一盲孔6分别与各个像素单元3的开口区5位置相对，第二盲孔11与第二薄膜晶体管12位置相对。在本实施例中，钝化层4包括沿远离衬底基板2方向依次设置的第一钝化层13和第二钝化层14；第一盲孔6穿透第二钝化层14并到达第一钝化层13表面，和/或，第二盲孔11穿透第二钝化层14并到达第一钝化层13表面。在本实施例中，每个像素单元3的开口区5远离衬底基板2的一侧设置有第一钝化层13，当光线射入阵列基板1时，经过开口区5的光线从第一钝化层13穿过并射出，这样减少了光线穿过与开口区5位置相对的钝化层4的厚度，从而提高了阵列基板1的透过率；同时，钝化层4与第一薄膜晶体管10相对的位置包括第一钝化层13和第二钝化层14，这样钝化层4可以较好地隔绝外界水汽对第一薄膜晶体管10的影响，提高了对第一薄膜晶体管10的保护效果。在本实施例中，第一钝化层13的厚度d1和第二钝化层14的厚度d2之间满足：d1/(d1+d2)<0.85。采用该比例设计，可以较好地减少光线穿过第一钝化层13的损失，从而提高了透过率。在本实施例中，第一钝化层13的具体类型不限，例如可以为单层膜层或者复合膜层。当第一钝化层13为复合膜层时，第一钝化层13的各层膜层材质相同，这样可以减少光线在各个膜层之间的界面处发生的反射，从而提高了阵列基板1的透过率。在本实施例中，第二钝化层14的具体类型不限，例如可以为单层膜层或者复合膜层。较佳的，第一钝化层13单位体积内的氢原子个数小于第二钝化层14单位体积内的氢原子个数。第一薄膜晶体管10远离衬底基板2的一侧依次设置第一钝化层13和第二钝化层14，第一钝化层13单位体积内含氢原子的个数较少，这样可以减少第一薄膜晶体管10的氧化物半导体被腐蚀。在一优选的实施例中，第一钝化层13单位体积内的氢原子个数小于1*e18atom/cm3。第一薄膜晶体管10为氧化物薄膜晶体管。第一薄膜晶体管10的有源层11材质包括氧化物半导体，例如铟镓锌氧化物(ingazno4)或铪铟锌氧化物(hfinzno)。第二薄膜晶体管12的具体类型不限，例如可以为单晶硅薄膜晶体管、多晶硅薄膜晶体管或非晶硅薄膜晶体管。实施例四如图6和图7所示，实施例四提供了一种阵列基板1，包括衬底基板2，以及依次设置于衬底基板2上的多个像素单元3和钝化层4，其中：像素单元3包括开口区5；钝化层4远离衬底基板2的一侧具有分别与各个像素单元3的开口区5位置相对的第一盲孔6。阵列基板1包括设置于衬底基板2上的第一薄膜晶体管10和第二薄膜晶体管12；钝化层4覆盖第一薄膜晶体管10和第二薄膜晶体管12，且钝化层4远离衬底基板2的一侧具有与第二薄膜晶体管12位置相对的第二盲孔11。如图6和图7所示，在本发明的实施例四中，阵列基板1包括显示区域7和围绕显示区域7的周边区域8，前述多个像素单元3设置于显示区域7内；每个像素单元3还包括像素电极15以及与像素电极15连接的第二薄膜晶体管12；周边区域8设置有第一薄膜晶体管10。钝化层4覆盖第一薄膜晶体管10和第二薄膜晶体管12，钝化层4远离衬底基板2的一侧具有第一盲孔6和第二盲孔11，第一盲孔6分别与各个像素单元3的开口区5位置相对，第二盲孔11与第二薄膜晶体管12位置相对。在本实施例中，钝化层4包括沿远离衬底基板2方向依次设置的第一钝化层13和第二钝化层14；第一盲孔6穿透第二钝化层14并到达第一钝化层13表面，和/或，第二盲孔11穿透第二钝化层14并到达第一钝化层13表面。在本实施例中，每个像素单元3的开口区5远离衬底基板2的一侧设置有第一钝化层13，当光线射入阵列基板1时，经过开口区5的光线从第一钝化层13穿过并射出，这样减少了光线穿过与开口区5位置相对的钝化层4的厚度，从而提高了阵列基板1的透过率；同时，钝化层4与第一薄膜晶体管10相对的位置包括第一钝化层13和第二钝化层14，这样钝化层4可以较好地隔绝外界水汽对第一薄膜晶体管10的影响，提高了对第一薄膜晶体管10的保护效果。如图6和图7所示，在本实施例中，较佳的，对应阵列基板1的显示区域7，钝化层4包括第一钝化层13；对应阵列基板1的周边区域8，钝化层4包括第一钝化层13和第二钝化层14，这样可以简化阵列基板1的制作工艺。在本实施例中，第一钝化层13的厚度d1和第二钝化层14的厚度d2之间满足：d1/(d1+d2)<0.85。采用该比例设计，可以较好地减少光线穿过第一钝化层13的损失，从而提高了透过率。在本实施例中，第一钝化层13的具体类型不限，例如可以为单层膜层或者复合膜层。当第一钝化层13为复合膜层时，第一钝化层13的各层膜层材质相同，这样可以减少光线在各个膜层之间的界面处发生的反射，从而提高了阵列基板1的透过率。在本实施例中，第二钝化层14的具体类型不限，例如可以为单层膜层或者复合膜层。较佳的，第一钝化层13单位体积内的氢原子个数小于第二钝化层14单位体积内的氢原子个数。第一薄膜晶体管10远离衬底基板2的一侧依次设置第一钝化层13和第二钝化层14，第一钝化层13单位体积内含氢原子的个数较少，这样可以减少第一薄膜晶体管10的氧化物半导体被腐蚀。在一优选的实施例中，第一钝化层13单位体积内的氢原子个数小于1*e18atom/cm3。第一薄膜晶体管10为氧化物薄膜晶体管。第一薄膜晶体管10的有源层11材质包括氧化物半导体，例如铟镓锌氧化物(ingazno4)或铪铟锌氧化物(hfinzno)。第二薄膜晶体管12的具体类型不限，例如可以为单晶硅薄膜晶体管、多晶硅薄膜晶体管或非晶硅薄膜晶体管。实施例五如图8和图9所示，实施例五提供了一种阵列基板1，包括衬底基板2，以及依次设置于衬底基板2上的多个像素单元3和钝化层4，其中：像素单元3包括开口区5；钝化层4远离衬底基板2的一侧具有分别与各个像素单元3的开口区5位置相对的第一盲孔6。阵列基板1包括设置于衬底基板2上的第一薄膜晶体管10和第二薄膜晶体管12；钝化层4覆盖第一薄膜晶体管10和第二薄膜晶体管12，且钝化层4远离衬底基板2的一侧具有与第二薄膜晶体管12位置相对的第二盲孔11。如图8和图9所示，在本发明的实施例五中，阵列基板1包括显示区域7和围绕显示区域7的周边区域8，前述多个像素单元3设置于显示区域7内；每个像素单元3还包括像素电极15以及与像素电极15连接的第一薄膜晶体管10和第二薄膜晶体管12；周边区域8设置有第一薄膜晶体管10和第二薄膜晶体管12。钝化层4覆盖第二薄膜晶体管12，钝化层4远离衬底基板2的一侧具有与第二薄膜晶体管12位置相对的第二盲孔11。在本实施例中，钝化层4包括沿远离衬底基板2方向依次设置的第一钝化层13和第二钝化层14；第一盲孔6穿透第二钝化层14并到达第一钝化层13表面，和/或，第二盲孔11穿透第二钝化层14并到达第一钝化层13表面。在本实施例中，每个像素单元3的开口区5远离衬底基板2的一侧设置有第一钝化层13，当光线射入阵列基板1时，经过开口区5的光线从第一钝化层13穿过并射出，这样减少了光线穿过与开口区5位置相对的钝化层4的厚度，从而提高了阵列基板1的透过率。在本实施例中，第一钝化层13的厚度d1和第二钝化层14的厚度d2之间满足：d1/(d1+d2)<0.85。采用该比例设计，可以较好地减少光线穿过第一钝化层13的损失，从而提高了透过率。在本实施例中，第一钝化层13的具体类型不限，例如可以为单层膜层或者复合膜层。当第一钝化层13为复合膜层时，第一钝化层13的各层膜层材质相同，这样可以减少光线在各个膜层之间的界面处发生的反射，从而提高了阵列基板1的透过率。在本实施例中，第二钝化层14的具体类型不限，例如可以为单层膜层或者复合膜层。较佳的，第一钝化层13单位体积内的氢原子个数小于第二钝化层14单位体积内的氢原子个数。第一薄膜晶体管10远离衬底基板2的一侧依次设置第一钝化层13和第二钝化层14，第一钝化层13单位体积内含氢原子的个数较少，这样可以减少第一薄膜晶体管10的氧化物半导体被腐蚀。在一优选的实施例中，第一钝化层13单位体积内的氢原子个数小于1*e18atom/cm3。第二薄膜晶体管12的具体类型不限，例如可以为单晶硅薄膜晶体管、多晶硅薄膜晶体管或非晶硅薄膜晶体管。实施例六实施例六还提供了一种显示面板，包括如前述实施例一至五的阵列基板。本发明实施例六提供的显示面板，阵列基板上像素单元远离衬底基板的一侧设置有钝化层，钝化层上设置的第一盲孔与像素单元的开口区位置相对，相比现有技术，该结构设计减少了光线穿过与开口区位置相对的钝化层的厚度，这样减少了光线的损失，从而提高了阵列基板的透过率，进而提高了显示装置的显示效果。在本实施例中，显示面板的具体类型不限，例如可以为液晶显示面板、底发射oled显示面板或透明显示面板。实施例七如图10所示，实施例七还提供了一种显示装置16，包括如实施例六的显示面板17。本发明实施例七提供的显示装置16，显示面板17中开口区所对应的钝化层厚度较薄，相比现有技术，该结构设计减少了光线穿过与开口区位置相对的钝化层的厚度，这样减少了光线的损失，从而提高了显示面板17的透过率，进而提高了显示装置16的显示效果。此外，该显示装置16的显示面板17透过率较好，显示画面的亮度较佳，从而可以降低显示装置16的功耗，防止色偏。显示装置16的具体类型不限，例如可以为手机、平板电脑、电视机、显示器、笔记本电脑或数码相框等产品或部件。显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。当前第1页12