本发明涉及半导体技术领域，特别是涉及一种gan半导体器件及其制备方法和应用。
背景技术：
电力半导体市场占有整个半导体市场的10％的庞大市场，但之前的电力半导体市场以利用硅的功率器件为主。在过去20年，每隔10年间，硅功率器件提高5～6倍的电力密度，很难期待性能上更进一步的提高。
与硅和砷化镓相比，氮化镓具有带隙宽(eg＝3.4ev)，在高温下稳定(700℃)等特征。相比硅电力半导体，氮化镓电力半导体具有低温抵抗特性，不仅可以减少随着电力半导体而引起的-电闸的损失，还也可以做到系统消费电力最少化等优点。依靠氮化镓半导体器件小型化，高电压，高速电闸，可以实现低损失，高效率的下一代电力器件，可以满足产业用，电力网，信息通信部门的需求。
但是，因为氮化镓电力半导体有着常关问题，期间不能单独使用氮化镓电力半导体，要与硅功率器件一同使用。如此，使用与常开动作有着同样功能的正极结构。
常开氮化镓半导体正在开发中，其中氮化镓磊晶层结构包含的氮化镓高电子迁移率晶体管的活用度也逐步提高。
为体现利用氮化镓电力器件中的崩溃电压，并且为生长出高品质的氮化镓层；在硅基板上生长出，如，氮化铝等籽晶层后，改善缓冲层的品质起着重要作用。即，活用以硅为基板的氮化铝籽晶层/氮化铝镓缓冲层上形成的未掺杂氮化镓磊晶层/氮化铝镓的二维电子气(2deg)结构的品质及管理很重要。
技术实现要素：
基于此，本发明的目的是提供一种gan半导体器件的结构。
具体的技术方案如下：
一种gan半导体器件，包括：
基板；
设置于所述基板上的晶种层；
设置于所述晶种层上的缓冲层；
设置于所述缓冲层上的所述氮化镓层；
设置于所述氮化镓层上的alxgan1-xn层；
所述alxgan1-xn层包括依次层叠于所述氮化镓层上的第一氮化镓铝层、氮化铝层以及第二氮化镓铝层。
在其中一些实施例中，所述第二氮化镓铝层中的铝含量小于等于所述第一氮化镓铝层中的铝含量。
在其中一些实施例中，其中0<x<1。
在其中一些实施例中，所述alxga1-xn层的厚度为3nm～50nm。
在其中一些实施例中，所述晶种层的材质为氮化铝、氮化镓或氮化铝镓。
在其中一些实施例中，所述缓冲层的材质为氮化铝、氮化镓或氮化铝镓。
在其中一些实施例中，所述氮化镓层为碳沉积氮化镓层、非掺杂氮化镓层或复合层，所述复合层为多层交互层叠的碳沉积氮化镓层和非掺杂氮化镓层。
在其中一些实施例中，所述晶种层的厚度为100nm～200nm；所述缓冲层的厚度为0.5um～10um；所述氮化镓层的厚度为0.1um～1um。
本发明的另一目的是提供上述gan半导体器件的制备方法。
上述gan半导体器件的制备方法，包括如下步骤：
获取基板；
在所述基板上形成晶种层；
在所述晶种层上形成缓冲层；
在所述缓冲层上形成氮化镓层；
在所述氮化镓层上形成alxgan1-xn层；
所述alxgan1-xn层包括依次层叠于所述氮化镓层上的第一氮化镓铝层、氮化铝层以及第二氮化镓铝层。
本发明的另一目的是提供一种半导体装置，包括上述gan半导体器件。
为体现利用氮化镓电力器件中的崩溃电压，并且为生长出高品质的氮化镓层。为形成二维电子气(2deg)结构，使用非掺杂氮化镓/氮化铝镓(u-gan/alganlayer)；为形成晶体管(misfettransistor)结构，在后续工艺中，尤其在为栅极接触的蚀刻工艺中，氮化铝镓的蚀刻程度会引发蚀刻后氮化铝镓的厚度差异。由此，导致晶体管(misfettransistor)散布不良的问题。
上述gan半导体器件的结构，生长二维电子气(2deg)用氮化铝镓薄膜时，氮化铝薄膜结构，即，第一氮化铝镓/氮化铝/第二氮化铝镓的复合膜。在后续栅极接触蚀刻工艺中，由于氮化铝镓薄膜结合氮化铝薄膜蚀刻量差，去除第二个氮化铝镓时，使氮化铝薄膜起到蚀刻终止功能，可一定程度上控制第一个氮化铝镓层的厚度，改善misfet晶体管特性的散布。
附图说明
图1为现有的gan半导体器件的结构；
图2为现有的gan半导体器件中氮化铝镓层全部蚀刻的情况；
图3为现有的gan半导体器件中氮化铝镓层部分蚀刻的情况；
图4为一实施例gan半导体器件的结构示意图(101、基板；102、晶种层；103、缓冲层；104、氮化镓层；105、第一氮化镓铝层；106、氮化铝层；107、第二氮化镓铝层)；
图5为一实施例gan半导体器件的结构蚀刻后的情况；
图6为gan,algan,aln的蚀刻速率曲线。
具体实施方式
为了便于理解本发明，下面将对本发明进行更全面的描述。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
一种gan半导体器件，包括：
基板101；
设置于所述基板上的晶种层102；
可以理解的，所述晶种层102的材质可为氮化铝、氮化镓或氮化铝镓；
设置于所述晶种层102上的缓冲层103；
可以理解的，所述缓冲层103的材质可为氮化铝、氮化镓或氮化铝镓；
设置于所述缓冲层103上的所述氮化镓层104；
可以理解的，所述氮化镓层104为碳沉积氮化镓层、非掺杂氮化镓层或复合层，所述复合层为多层交互层叠的碳沉积氮化镓层和非掺杂氮化镓层；
设置于所述氮化镓层上的alxgan1-xn层；其中0<x<1；
所述alxgan1-xn层包括依次层叠于所述氮化镓层上的第一氮化镓铝层105、氮化铝层106以及第二氮化镓铝层107(如图4所示)。
与氮化镓接触的第一氮化铝镓层是为形成2deg，与源极/漏极接触的第二氮化铝镓层是为改善源极对氮化铝镓、漏极对氮化铝镓的接触能力。
所述第二氮化镓铝层中的铝含量小于等于所述第一氮化镓铝层中的铝含量。
上述gan半导体器件的制备方法，包括如下步骤：
获取基板；
在所述基板上形成晶种层(seedlayer)；所述晶种层的材质可选自氮化铝aln、氮化镓gan或氮化铝镓algan；
工艺参数控制在：温度在1000～1150℃，厚度在100nm～200nm。
在所述氮化铝晶种层上形成缓冲层(bufferlayer)；所述缓冲层的材质可选自aln、氮化镓gan或氮化铝镓algan，也可以由氮化镓单一膜或氮化铝镓/氮化镓超晶格组成。工艺参数控制在温度1000～1150℃，厚度0.5um～10um下形成。
在所述缓冲层上形成氮化镓层(ganlayer)；工艺参数控制在温度1000～1150℃，厚度0.1um～1um下形成。
在所述氮化镓层上形成alxgan1-xn层；工艺参数控制在温度1000～1150℃，厚度3nm～50nm下形成，al含量为0<x<1。
所述alxgan1-xn层包括依次层叠于所述氮化镓层上的第一氮化镓铝层、氮化铝层以及第二氮化镓铝层，其中所述第二氮化镓铝层中的铝含量小于等于所述第一氮化镓铝层中的铝含量。
上述gan半导体器件的结构，生长二维电子气(2deg)用氮化铝镓薄膜时，有效利用作为插入薄膜结构的氮化铝镓/氮化铝/氮化铝镓复合膜；能有效控制在后续为栅极接触而进行的蚀刻工艺中剩下的氮化铝镓的厚度(如图5、图6所示)，改善晶体管(misfettransistor)特性中散布问题。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。