横向PiN结构光电探测器的制作方法

本发明属于半导体器件技术领域，具体涉及一种横向pin结构光电探测器。

背景技术：

在光纤通信系统中，光电探测器是必不可少的关键器件。0.8μm～0.9μm波段的短距离、高密度光纤通信系统、数据传输系统常采用si单晶衬底或gaas基pin光电探测器、雪崩光电探测器与硅前置放大器混合集成的光接收器探测。而1.06μm～1.55μm波段光纤通信网则通常采用ge单晶衬底或inp基pin光电探测器、雪崩光电探测器与硅前置放大器混合集成的光接收器探测。

近年来，随着光通信技术的发展，高速光纤通信系统要求半导体光探测器也具有更高的速率，集成化的发展趋势要求半导体光探测与其他光电器件集成。所以高性能光探测器的研究有着非常重要的意义。

以现有的工艺技术，si基光电集成接收芯片一直是人们追求的目标。目前，市场上大部分的半导体探测器都是使用直接带隙的iii-v族材料制作的，如ingaas和insb等材料。其具有探测器量子效率高、暗电流小并等优点并已进入产业化阶段，但其价格昂贵、导热性能和机械性能较差以及与现有的成熟的si工艺兼容性差等缺点限制了其在si基光电集成技术中的应用。

技术实现要素：

为了解决现有技术中存在的上述问题，本发明提供了一种横向pin结构光电探测器。

本发明的一个实施例提供了一种横向pin结构光电探测器，包括：soi衬底11和晶化ge层12；其中，

所述soi衬底11包括依次层叠设置的si衬底层110、sio2层120和si层，所述si层包括水平方向依次排列n型掺杂区111、i型区112和p型掺杂区113，所述晶化ge层12设置于所述i型区112表面上。

在本发明的一个实施例中，还包括金属电极13，所述金属电极13分别设置于所述n型掺杂区111和所述p型掺杂区113之上。

在本发明的一个实施例中，所述n型掺杂区111的掺杂离子为p，掺杂浓度为1×10²⁰cm^-3。

在本发明的一个实施例中，所述p型掺杂区113的掺杂离子为b，掺杂浓度为1×10²⁰cm^-3。

在本发明的一个实施例中，所述晶化ge层12厚度为190～300nm。

在本发明的一个实施例中，所述晶化ge层12包括ge晶籽层和ge主体层。

在本发明的一个实施例中，所述晶化ge层12是所述ge晶籽层和所述ge主体层经过激光再晶化工艺形成的；其中，所述激光再晶化工艺的参数包括：激光波长为808nm，激光光斑尺寸100μm×100μm，激光功率为1.5kw/cm²，曝光时间40ms。

在本发明的一个实施例中，所述金属电极13材料为cr或者au或者ni。

在本发明的一个实施例中，所述光电探测器还包括设置于所述晶化ge层12和所述si层之上的sio2钝化层14。

在本发明的一个实施例中，所述sio2钝化层14的厚度为300～350nm。

本发明提供的光电探测器，相对于现有技术至少具有如下优点：

1本发明采用晶化ge层，可有效降低ge外延层的位错密度和表面粗糙度，具有ge外延层晶体质量高，且工艺步骤简单，工艺周期短，热预算低等优点；

2本发明提供的光电探测器，可降低ge/si界面缺陷密度，进而减小探测器的暗电流，有利于提高器件的量子效率；

3本发明提供的光电探测器，p区和n区为si半导体，相较于其他ge探测器采用ge半导体作为探测器的p区和n区，本结构si半导体欧姆接触工艺成熟，接触效果更好。

附图说明

图1为本发明实施例提供的一种横向pin结构光电探测器的结构示意图；

图2a-图2j为本发明实施例提供的一种横向pin结构光电探测器的制备工艺示意图；

图3为本发明实施例提供的一种激光晶化工艺的示意图。

具体实施方式

下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。

实施例一

请参见图1，图1为本发明实施例提供的一种横向pin结构光电探测器的结构示意图。该光电探测器包括：soi衬底11和晶化ge层12；其中，

所述soi衬底11包括依次层叠设置的si衬底层110、sio2层120和si层，所述si层包括水平方向依次排列n型掺杂区111、i型区112和p型掺杂区113，所述晶化ge层12设置于所述i型区112表面上。

si衬底上外延ge半导体材料价格低廉也与现有的si工艺完全兼容，而且ge材料的直接带隙约为0.67ev，对光通信中c波段1528-1560nm的光信号有较好的响应特性。而且一种横向pin结构光电探测器作为一种新型光探测其结构，由于有本征区的存在，因而有响应度高，响应速度快，工作偏压低，输入阻抗高，工作频率大，制作技术与半导体平面技术兼容等优点。同时横向pin结构光电探测器，相比ge金属接触工艺，采用了更加成熟的si金属接触工艺，而且还克服垂直入光型光探测器中高速响应与量子效率之间的矛盾。

进在本发明的一个实施例中，还包括金属电极13，所述金属电极13分别设置于所述n型掺杂区111和所述p型掺杂区113之上。

其中，所述n型掺杂区111的掺杂离子为p，掺杂浓度为1×10²⁰cm^-3。

其中，所述p型掺杂区113的掺杂离子为b，掺杂浓度为1×10²⁰cm^-3。

其中，所述晶化ge层12厚度为190～300nm。

其中，所述晶化ge层12包括ge晶籽层和ge主体层。

其中，所述晶化ge层12是所述ge晶籽层和所述ge主体层经过激光再晶化工艺形成的；其中，所述激光再晶化工艺的参数包括：激光波长为808nm，激光光斑尺寸100μm×100μm，激光功率为1.5kw/cm2，曝光时间40ms。

其中，在si衬底上横向pinge光电探测器所采用传统的高温两步生长ge/si虚拟衬底的方法，无法解决ge外延层中大量螺位错，而且得到的缓冲层较厚，表面粗糙度较高，这些因素使得光电探测器量子效率效率等参数大大的降低。为此，本发明提出一种激光辅助晶化ge/si虚拟衬底上横向pinge光电探测器制作方法。请参见图3，图3为本发明实施例提供的一种激光晶化工艺的示意图。激光再晶化技术是一种热致相变结晶的方法，经过激光晶化熔化再结晶的过程，可以生长出大晶粒，能够得到晶化程度较高的ge薄膜，大大较低了ge材料的缺陷。

其中，所述金属电极13材料为cr或者au或者ni。

其中，所述光电探测器还包括设置于所述晶化ge层12和所述si层之上的sio2钝化层14。

其中，所述sio2钝化层14的厚度为300～350nm。

本发明实施例的光电探测器具有工艺步骤简单，工艺周期短，热预算低等优点，通过形成的晶化ge层，可有效降低ge/si界面的位错密度、表面粗糙度、界面缺陷，提升ge/si界面特性，从而使光电探测器具备高速响应率和高量子效率的特性。

实施例二

请一并参见图2a-图2j，图2a-图2j为本发明实施例提供的一种横向pin结构光电探测器的制备工艺示意图。本实施例在上述实施例的基础上，对本发明的横向pin结构光电探测器的制备方法进行详细说明如下：

s101、衬底选取。如图2a所示，选取单晶硅si衬底001为初始材料；

s102、soi衬底制备。如图2b所示，选用o+剂量为1.8×10¹⁸cm^-3进行注氧隔离，然后进行高温退火，形成1μm厚的sio2层002和300nm厚的si层003的soi衬底。

s103、p型离子注入。如图2c所示，淀积200nm厚的第一sio2保护层004，选择性刻蚀，b离子注入，形成1×10²⁰cm^-3p型掺杂区005。

s104、n型离子注入。如图2d所示，刻蚀掉第二sio2保护层004，重新淀积200nm厚的第二sio2保护层006，选择性刻蚀，p离子注入，形成1×10²⁰cm^-3n型掺杂区007，刻蚀掉第二sio2保护层006。si层003未中间掺杂部分为i型区。

s105、在未掺杂si区域选择性外延层生长ge材料，包括ge籽晶层008和ge主体层009。

s1051、ge籽晶层008生长。如图2e所示，在275℃～325℃温度下，利用cvd工艺上生长40～50nm的ge籽晶层008；

s1052、ge主体层009生长。如图2f所示，在500℃～600℃温度下，利用cvd工艺在在所述ge籽晶层008表面生长250nm的ge主体层009；

s106、保护层即sio2的制备。如图2g所示，利用cvd工艺在所述ge主体层009表面上淀积150nm第三sio2保护层010；

s107、ge外延层的晶化及保护层刻蚀，如图2h。将包括所述单晶si衬底001、所述ge籽晶层008、所述ge主体层009及所述第三sio2保护层010的整个衬底材料加热至700℃，连续采用激光工艺晶化所述整个衬底材料，其中，激光波长为808nm，激光光斑尺寸100μm×100μm，激光功率为1.5kw/cm²，曝光时间40ms，自然冷却形成晶化ge层011。较低了ge材料的位错密度和表面粗糙度，提高了ge/si界面质量，可有效减小暗电流提升量子效率。然后利用干法刻蚀工艺刻蚀图2g中的sio2保护层010。

s108、金属接触孔制备。如图2i所示，淀积300～350nm厚的sio2钝化层012，隔离台面与外界电接触。刻蚀接触孔，用刻蚀工艺选择性刻蚀掉指定sio2钝化层012形成金属接触孔。

s109、金属互连制备。如图2j所示。利用电子束蒸发淀积150～200nm厚的cr/au层。利用刻蚀工艺刻选择性蚀掉指定区域的金属cr/au，采用化学机械抛光(cmp进行平坦化处理，形成金属电极013。以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。