相关申请交叉引用
2016年11月14日提交的题为“imagesensorpackage”的韩国专利申请no.10-2016-0151302通过引用全部并入本文中。
本文描述的一个或多个实施例涉及一种图像传感器封装。
背景技术：
图像传感器捕获对象的图像并将图像转换为电信号。这种类型的传感器用于例如数码相机、电话相机、便携式摄像机以及用在车辆、安全设备、机器人和其他电子设备和系统中的相机中。现有图像传感器具有多种限制，例如，由于延长的互连路径和有限的互连空间导致的限制。这些限制不利地影响电源完整性(pi)和其他特性。
技术实现要素：
根据一个或多个实施例，一种图像传感器封装，包括：安装在封装基板上方的图像传感器芯片，包括像素阵列和互连结构，所述图像传感器芯片用于接收电源电压、地电压或信号；在封装基板上方在竖直方向上与图像传感器芯片交叠的逻辑芯片，所述逻辑芯片用于处理由图像传感器芯片输出的像素信号并经由图像传感器芯片接收电源电压、地电压或信号；以及在封装基板上方在竖直方向上与图像传感器芯片和逻辑芯片交叠的存储器芯片结构，所述存储器芯片结构包括存储器芯片、包围存储器芯片的模制部分、以及在竖直方向上穿过模制部分并与逻辑芯片或存储器芯片中的至少一个连接的至少一个模通孔(tmv)接触件，其中，存储器芯片用于存储由逻辑芯片处理的像素信号或由图像传感器芯片输出的像素信号中的至少一个，并经由图像传感器芯片和逻辑芯片接收电源电压、地电压或信号。
根据一个或多个其他实施例，一种图像传感器封装，包括：图像传感器芯片，安装在封装基板上方并包括像素阵列和互连结构；逻辑芯片，在所述封装基板上方在竖直方向上与图像传感器芯片交叠，所述逻辑芯片用于处理由所述图像传感器芯片输出的像素信号；以及存储器芯片结构，在所述封装基板上方在竖直方向上与所述图像传感器芯片和所述逻辑芯片交叠，所述存储器芯片结构包括存储器芯片、包围所述存储器芯片的模制部分、以及在竖直方向上穿过所述模制部分并与所述逻辑芯片或所述存储器芯片中的至少一个连接的至少一个模通孔(tmv)接触件，至少一个再分配结构，在所述逻辑芯片或所述存储器芯片结构中的至少一个中，以及硅通孔(tsv)接触件，穿过所述逻辑芯片，并具有与所述图像传感器芯片的互连结构连接的第一端和与所述至少一个再分配结构连接的第二端，其中，所述存储器芯片用于存储由所述逻辑芯片处理的像素信号或由所述图像传感器芯片输出的像素信号中的至少一个，并且其中所述存储器芯片经由所述至少一个再分配结构连接到所述逻辑芯片，并经由所述至少一个再分配结构和所述tsv接触件连接到所述图像传感器芯片。
根据一个或多个其他实施例，一种图像传感器封装包括：存储器芯片结构；图像传感器芯片，用于接收一个或多个信号；逻辑芯片，用于处理来自图像传感器芯片的像素信号，其中所述存储器芯片结构、所述图像传感器芯片和所述逻辑芯片在竖直方向上交叠，其中所述存储器芯片结构包括穿过所述存储器芯片结构的模制部分的至少一个模通孔(tmv)接触件，其中所述存储器芯片结构用于经由所述图像传感器芯片和所述逻辑芯片接收所述一个或多个信号。
附图说明
通过参考附图详细描述示例性实施例，特征将对于本领域技术人员而言变得清楚明白，在附图中：
图1示出了图像传感器封装的实施例；
图2a示出了图像传感器的实施例，图2b示出了图像传感器的截面图的实施例；
图3示出了逻辑芯片的实施例；
图4a示出了用于图像传感器封装的图像传感器芯片和逻辑芯片的实施例，图4b示出了包括图像传感器芯片的像素阵列和逻辑芯片的信号处理器的实施例；
图5示出了用于图像传感器封装的存储器芯片结构的实施例；
图6示出了图像传感器封装中的存储器芯片的实施例；
图7示出了包括图像传感器芯片、逻辑芯片和存储器芯片在内的图像传感器封装的实施例；
图8示出了包括图像传感器芯片、逻辑芯片和存储器芯片在内的图像传感器封装的另一实施例；
图9a和图9b示出了图像传感器封装的再分配线的实施例；
图10示出了图像传感器封装的实施例以及图像传感器封装中的逻辑芯片和加热器中的ip的示例位置；以及
图11示出了用于制造图像传感器封装的方法的实施例。
具体实施方式
图1示出了图像传感器封装1的实施例，图像传感器封装1包括cmos图像传感器(cis)。更具体地，图像传感器封装1包括图像传感器芯片10、逻辑芯片20和存储器芯片30。在一些实施例中，图像传感器芯片10、逻辑芯片20和存储器芯片30可以在与封装基板延伸的方向垂直的方向上在封装基板上彼此交叠。封装基板的示例是图8所示的封装基板410。
图像传感器封装1可以包括逻辑芯片20或存储器芯片30的至少一个中的至少一个再分配层(rdl)。在一个或多个实施例中，该至少一个rdl可以是逻辑芯片20中的逻辑rdl或存储器芯片30中的存储器rdl中的至少一个。
图像传感器芯片10包括具有单位像素的像素阵列和互连结构。逻辑芯片20在封装基板上在竖直方向上与图像传感器芯片10交叠，并且执行包括处理由图像传感器芯片10发送的像素信号在内的操作。存储器芯片30在封装基板上在竖直方向上与图像传感器芯片10和逻辑芯片20交叠，并且执行包括存储由逻辑芯片20处理的像素信号或由图像传感器芯片10发送的像素信号中的至少一个在内的操作。存储器芯片30可以经由至少一个rdl连接到逻辑芯片20。存储器芯片30可以通过至少一个rdl和穿过逻辑芯片20的硅通孔(tsv)而连接到图像传感器芯片10。
逻辑芯片20可以在竖直方向上与存储器芯片30和图像传感器芯片10交叠，并且可以在存储器芯片30和图像传感器芯片10之间。
在图像传感器封装1中，可以首先将电源电压、地电压或信号(例如，来自外部源)提供给图像传感器芯片10，然后可以通过穿过逻辑芯片20的tsv接触件和至少一个rdl提供给存储器芯片30或逻辑芯片20。
在图像传感器封装1中，可以首先将用于封装基板(例如，图8中的封装基板410)的电源电压、地电压或信号提供给图像传感器芯片10。之后，可以依次通过tsv接触件和至少一个模通孔(tmv)接触件将电源电压、地电压或信号提供给封装基板，其中，tsv接触件穿过逻辑芯片20，tmv接触件穿过围绕存储器芯片30的模制部分。在至少一个实施例中，可以通过诸如图5中的穿过模制部分302的多个tmv接触件335提供电源电压、地电压或信号。
在一个实施例中，可以首先将电源电压、地电压或信号从外部源提供给图像传感器芯片10的互连结构，然后，从图像传感器芯片10提供到逻辑芯片20和存储器芯片30的内部。例如，可以依次通过与图像传感器芯片10的互连结构连接的tsv接触件提供电源电压、地电压或信号，然后电源电压、地电压或信号可以穿过逻辑芯片20和逻辑rdl，所述逻辑rdl在逻辑芯片20的面向存储器芯片30的表面(例如，逻辑芯片20的背面)上。
在一个实施例中，可以首先将电源电压、地电压或信号从外部源提供给图像传感器芯片10的互连结构，然后，提供到逻辑芯片20和存储器芯片30的内部。电源电压、地电压或信号可以依次穿过与图像传感器芯片10的互连结构连接的tsv接触件并穿过逻辑芯片20和存储器rdl，其中，所述存储器rdl连接到tsv接触件并形成在存储器芯片30的面向逻辑芯片20的表面上。
在一个实施例中，可以首先将电源电压、地电压或信号从外部源提供给图像传感器芯片10的互连结构，然后，提供给存储器芯片30的内部。电源电压、地电压或信号可以依次穿过与图像传感器芯片10的互连结构连接的tsv接触件并通过逻辑芯片20到达存储器芯片30。逻辑rdl可以形成在逻辑芯片20的面向存储器芯片30的背面上。存储器rdl可以形成在存储器芯片30的面向逻辑芯片20的表面上。
在一个实施例中，可以首先将电源电压、地电压或信号从外部源提供给图像传感器芯片10的互连结构，然后，提供给存储器芯片30的内部。电源电压、地电压或信号可以依次穿过与图像传感器芯片10的互连结构连接的tsv接触件并穿过逻辑芯片20和存储器rdl，所述存储器rdl连接到tsv接触件并形成在存储器芯片30的面向逻辑芯片20的表面上。
在一个实施例中，逻辑芯片20可以包括多个模数转换器(adc)。图像数据可以从图像传感器芯片10的像素阵列块发送到逻辑芯片20的模数转换器(adc)。数据可以从逻辑芯片20的模数转换器(adc)发送到存储器芯片30，并且可以写入存储器芯片30的存储器单元阵列，例如，图6中的存储器单元阵列(mca)。
由逻辑芯片20处理的图像信号可以被发送到图像处理器50。图像处理器50可以包括至少一个图像信号处理器(isp)52和后处理器54。图像处理器50可以在显示器上以预览形式输出由图像传感器芯片10捕获的图像。当(例如，从用户、系统或设备)输入了捕获命令时，由图像传感器芯片10捕获的图像可以被存储在存储器芯片30中。后处理器54可以执行各种操作以基于由图像传感器芯片10捕获的图像产生数字图像信号。例如，后处理器54可以执行未由图像信号处理器52执行的用于提供高对比度图像和/或高清晰度图像、用于执行去噪等的各种后处理算法。后处理器54的输出可以例如提供给视频编解码处理器。由视频编解码处理器处理的图像可以输出在显示器上或存储在存储器芯片30中。
图2a示出了与包括在图像传感器封装中的图像传感器芯片10相对应的图像传感器100的实施例。图2b示出了图像传感器100的截面图的实施例。
参考图2a和图2b，图像传感器100可以包括传感器阵列区域sar、电路区域cr和焊盘区域pr。图像传感器100可以是cis或电荷耦合器件(ccd)。包括多个单位像素120的像素阵列可以在传感器阵列区域sar上布置为矩阵形式。电路区域cr可以沿着传感器阵列区域sar的边缘。在一些实施例中，电路区域cr可以在传感器阵列区域sar之下，同时在竖直方向上与传感器阵列区域sar交叠。电路区域cr可以包括电子器件，所述电子器件包括多个晶体管。电路区域cr可以包括用于将恒定信号提供给传感器阵列区域sar的单位像素120或用于控制输出信号的互连结构。
单位像素120可以是例如无源像素传感器或有源像素传感器。单位像素120均可以包括感测光的光电二极管、转移由光电二极管产生的电荷的转移晶体管、存储转移电荷的浮动扩散区、周期性地复位浮动扩散区的复位晶体管、以及对与填充在浮动扩散区中的电荷相对应的信号进行缓冲的源跟随器。
多个导电焊盘130可以布置在焊盘区域pr上以与外部设备或封装基板交换电信号。焊盘区域pr可以围绕传感器阵列区域sar。导电焊盘130可以电连接到单位像素120。导电焊盘130可以包括例如金属、金属氮化物或其组合。图像传感器100可以包括多个互连结构，所述多个互连结构将导电焊盘130电连接到电路区域cr的电子器件和传感器阵列区域sar的单位像素120。每个互连结构可以包括金属、金属氮化物或其组合。电路区域cr和焊盘区域pr可以包括在图像传感器100的外围电路区域pcr中。
参考图2b，图像传感器100包括与第二表面100b相对的第一表面100a。单位像素120可以在图像传感器100的第一表面100a上。多个滤色器125可以在单位像素120上，其中多个微透镜150可以在所述多个滤色器125上。
滤色器125可以包括例如红色(r)滤色器、蓝色(b)滤色器和绿色(g)滤色器。在一个实施例中，滤色器125可以包括青色(c)滤色器、黄色(y)滤色器和品红色(m)滤色器。r滤色器、b滤色器或g滤色器之一或者c滤色器、y滤色器或m滤色器之一可以在每个单位像素120上并且可以形成滤色器125当中的相应滤色器。单位像素120可以通过感测入射光的分离分量来识别单一颜色。
微透镜150可以使进入传感器阵列区域sar的光聚焦在单位像素120上。当每个单位像素120包括光电二极管时，相应微透镜150可以使传感器阵列区域sar的入射光聚焦在相应单位像素120的光电二极管上。每个微透镜150可以包括例如tmr系树脂(tokyoohkakogyo，co.的产品)或mfr系树脂(japansyntheticrubbercorporation的产品)。
多个tsv接触件135可以穿过图像传感器100。tsv接触件135可以将图像传感器100的第一表面100a上的导电焊盘130电连接到第二表面100b上的导电焊盘130。每个tsv接触件135可以包括金属柱塞和围绕金属柱塞的导电阻隔膜。金属柱塞可以包括铜(cu)或钨(w)。例如，金属柱塞可以包括cu、cusn、cumg、cuni、cuzn、cupd、cuau、cure、cuw、w或w合金。金属柱塞可以包括例如从al、au、be、bi、co、cu、hf、in、mn、mo、ni、pb、pd、pt、rh、re、ru、ta、te、ti、w、zn或zr中选择的至少一种。导电阻隔膜可以包括w、wn、wc、ti、tin、ta、tan、ru、co、mn、wn、ni或nib中的至少一种，并且可以是单层或多层。
导电阻隔膜和金属柱塞中的每一个可以例如通过物理气相沉积(pvd)或化学气相沉积(cvd)来形成。tsv接触件135可以被侧墙绝缘层(例如，如图4a中的侧墙绝缘层136)包围。侧墙绝缘层136可以防止图像传感器100的电子器件和tsv接触件135之间的直接接触。
保护层132可以在图像传感器100的第二表面100b上。保护层132可以具有暴露导电焊盘130的开口，并且可以包括氧化物膜、氮化物膜或其组合。
图2b中的tsv接触件135可以穿过图像传感器100并将图像传感器100的第一表面100a上的导电焊盘130电连接到图像传感器100的第二表面100b上的导电焊盘130。在另一实施例中，图像传感器100可以包括至少一个tsv接触件，该至少一个tsv接触件具有第一通孔结构、中间通孔结构或最后通孔结构中的至少一种。
图3示出了与用于图像传感器封装的图像传感器芯片相对应的逻辑芯片20的实施例的截面图。逻辑芯片20可以在逻辑基板210上包括互连结构220。逻辑基板210可以包括半导体或化合物半导体。例如，逻辑基板210可以包括si、ge、碳化硅(sic)、砷化镓(gaas)、砷化铟(inas)或磷化铟(inp)。逻辑基板210可以包括导电区域，例如，掺杂阱或掺杂结构。在一些实施例中，逻辑基板210可以包括各种器件隔离结构之一，例如浅沟槽隔离(sti)结构。
互连结构220可以包括具有多层互连结构的多个互连层224和使互连层224彼此绝缘的层间绝缘膜226。互连结构220中的互连层224可以形成各种逻辑电路，包括但不限于模拟知识产权(ip)(诸如处理器ip)、模数转换器(adc)、数模转换器(dac)或锁相环(pll)。每个互连层224可以包括例如cu、al或w。层间绝缘膜226可以包括氧化硅膜、氮化硅膜或其组合。
逻辑芯片20具有位于互连结构220一侧的第一表面22和与第一表面22相对的位于逻辑基板210一侧的第二表面24。在逻辑芯片20中，多个第一tsv接触件235可以穿过逻辑基板210和互连结构220。第一tsv接触件235的结构可以与图2b中的tsv接触件135基本上相同。
绝缘层238和逻辑再分配结构240可以形成在逻辑芯片20的第二表面24上。逻辑再分配结构240可以包括多条逻辑再分配线242和覆盖逻辑再分配线242的再分配绝缘层244。逻辑再分配线242可以连接到逻辑芯片20中的互连结构220。在一些实施例中，逻辑再分配线242可以连接到从逻辑芯片20的第二表面24(例如，逻辑基板210的背面)暴露的导电焊盘230。
在一个实施例中，逻辑再分配结构240可以具有多层结构。在这种情况下，逻辑再分配结构240可以包括至少一个再分配通孔以将逻辑再分配线242的不同层彼此连接。逻辑再分配线242和该至少一个再分配通孔中的每一个可以包括金属、金属氮化物或其组合。例如，每个逻辑再分配线242可以包括w、cu、zr、ti、ta、al、ru、pd、pt、co、ni、前述元素的氮化物或其组合。
在一个实施例中，绝缘层238和再分配绝缘层244中的每一个可以包括钝化材料，例如聚酰亚胺。在一个实施例中，绝缘层238和再分配绝缘层244中的每一个可以包括苯并环丁烯(bcb)、聚苯并恶唑、聚酰亚胺、环氧树脂、氧化硅、氮化硅或其组合。然而，用于形成绝缘层238和再分配绝缘层244的材料不限于此。
每个第一tsv接触件235的第一端部可以从逻辑芯片20的第一表面22暴露。每个第一tsv接触件235的与第一端部相对的第二端部可以连接到逻辑再分配结构240的逻辑再分配线242。
每个第一tsv接触件235可以经由逻辑再分配结构240和凸点底部金属化(ubm)层而连接到多个接触端子248中的一个。图3中的接触端子248具有例如焊球形状。在一个实施例中，每个接触端子248可以是焊接凸点。为了防止接触端子248的氧化，接触端子248的表面可以经过有机涂层或金属电镀处理。有机涂层可以是有机焊料保护(osp)涂层。金属电镀可以是au、ni、pb或ag电镀。
多个第二tsv接触件255可以在逻辑基板210的一部分中(例如，基本上在其中心处)穿过逻辑基板210。第二tsv接触件255的结构可以与图2b中的tsv接触件135基本上相同。每个第二tsv接触件255的第一端部可以连接到互连结构220中的互连层224。每个第二tsv接触件255的与第一端部相对的第二端部可以连接到逻辑再分配结构240的逻辑再分配线242。
在根据本实施例的图像传感器封装中，图像传感器芯片10可以安装在逻辑芯片20上，使得图像传感器芯片10面向逻辑芯片20的第一表面22。
图4a示出了用于图像传感器封装的图像传感器芯片10和逻辑芯片20的组装结构的实施例的截面图。参考图4a，为了说明的目的，放大如图2a和图2b中的图像传感器芯片10的一些示例元件和逻辑芯片20的一些示例元件。
参考图4a，图像传感器100包括传感器基板110。传感器基板110的结构可以与图3中的逻辑基板210相同。图像传感器100中的多个单位像素中的每一个可以包括作为感光器件的光电二极管pd、作为读出电路的转移晶体管tx、复位晶体管rx、驱动晶体管dx和选择晶体管sx。
光电二极管pd可以接收外部光(例如，可见光或红外光)，并且可以基于外部光产生光电荷。由光电二极管pd产生的光电荷可以经由转移晶体管tx转移到浮动扩散区fd。当转移晶体管tx导通时，来自光电二极管pd的光电荷可以经由转移晶体管tx转移到浮动扩散区fd。图像传感器100可以是背照式图像传感器(bis)，其基于通过图像传感器100的与传感器基板110的背面相对应的第一表面100a所进入的入射光而产生图像数据。
在图像传感器100中，用于发送和放大与入射光相对应的电信号(例如，光电荷)的多个栅极结构可以在传感器基板110的前表面110f上。在一个实施例中，用于将入射光提供给光电二极管pd的滤色器125和微透镜150可以在图像传感器100的第一表面100a上。
光电二极管pd可以形成在传感器基板110内并产生与入射光相对应的光电荷。光电二极管pd可以产生与入射光相对应的电子-空穴对。光电二极管pd可以单独地收集电子或空穴。光电二极管pd可以具有掺有杂质的结构，其中所述杂质不同于传感器基板110中所掺的杂质。转移晶体管tx可以将由光电二极管pd产生的光电荷转移到传感器基板110中的浮动扩散区fd。浮动扩散区fd可以经由转移晶体管tx接收光电荷。可以基于转移到浮动扩散区fd的光电荷的电荷量，产生图像传感器的图像数据。
图像传感器100的复位栅极可以接收复位信号。当激活了复位信号时，在浮动扩散区fd中累积的电荷可以被释放，从而允许浮动扩散区fd被复位。
滤色器125可以布置在传感器基板110的第一表面100a上。滤色器125的位置可以分别与光电二极管pd相对应。
微透镜150的位置可以在滤色器125上分别与光电二极管pd相对应。微透镜150可以控制入射光的路径以使进入的入射光聚焦在光电二极管pd上。
反射防止层115可以在传感器基板110和滤色器125之间。反射防止层115可以防止入射光被图像传感器100的第一表面100a反射。可以通过交替地堆叠具有不同折射率的材料若干次来形成反射防止层115。
层间绝缘膜160可以覆盖多个栅极结构，并且在传感器基板110的前表面100f上。层间绝缘膜160可以具有多层结构。层间绝缘膜160可以包括氧化物。层间绝缘膜160可以使多个互连结构170彼此绝缘。互连结构170可以电连接到栅极结构。互连结构170可以包括金属，例如cu或w。tsv接触件135可以穿过图像传感器芯片10，并且可以电连接到互连结构170。
参考图4a，tsv接触件135可以连接到与互连结构170电连接的其他tsv接触件137。tsv接触件135可以被侧墙绝缘层136包围。侧墙绝缘层136可以防止图像传感器100的电子器件直接接触tsv接触件135。侧墙绝缘层136可以包括氧化物膜、氮化物膜、碳化物层、聚合物或其组合。
逻辑芯片20可以包括在逻辑基板210上的互连结构220。互连结构220可以包括多个逻辑栅极结构228、在逻辑基板210上覆盖逻辑栅极结构228的层间绝缘膜226以及通过层间绝缘膜226彼此绝缘的互连层224。层间绝缘膜226可以具有多层结构。互连层224均可以包括平行于逻辑基板210延伸的多条互连线224a以及连接一些互连线224a的接触柱塞224b。
穿过逻辑基板210和互连结构220的第一tsv接触件235可以被侧墙绝缘层236包围。侧墙绝缘层236可以防止逻辑芯片20的电子器件直接接触第一tsv接触件235。侧墙绝缘层236可以包括氧化物膜、氮化物膜、碳化物层、聚合物或其组合。
插入层28可以在图像传感器芯片10和逻辑芯片20之间，使得图像传感器芯片10通过插入层28电连接到逻辑芯片20。插入层28可以包括将图像传感器芯片10电连接到逻辑芯片20的连接部分282和绝缘膜284。连接部分282可以包括金属，例如cu或w。连接部分282可以穿过绝缘膜284。连接部分282可以包括第一连接部分282a和第二连接部分282b。绝缘膜284可以包括围绕第一连接部分282a的第一绝缘膜284a和围绕第二连接部分282b的第二绝缘膜284b。在一些实施例中，图2b中的导电焊盘130可以是图4a中的连接部分282的一部分。图2b中的保护层132可以是图4a中的绝缘膜284的一部分。
图4b示出了在图像传感器芯片10和逻辑芯片20的组装结构中的图像传感器芯片10的示例像素阵列pa的示例操作和逻辑芯片20的信号处理器sp的实施例。
参考图4a和图4b，像素阵列pa可以包括位于图像传感器芯片10的传感器阵列区域sar(例如，参见图2a)上的单位像素120。
信号处理器sp可以向图像传感器芯片10提供各种驱动信号以驱动像素阵列pa。可以将通过在图像传感器芯片10的像素阵列pa中转换入射光所获得的电信号提供给逻辑芯片20的信号处理器sp。
信号处理器sp可以处理由图像传感器芯片10的像素阵列pa传输的电信号以产生图像数据。信号处理器sp可以包括行驱动器25、相关双采样器(cds)26、模数转换器adc和时序控制器27。
行驱动器25可以连接到像素阵列pa的每行，并且可以产生用于驱动行的驱动信号。例如，行驱动器25可以以行为单位驱动像素阵列pa中的单位像素。
相关双采样器26可以使用电容器、开关等获得表示单位像素的复位状态的参考电压之间的差，以执行相关双采样，并且输出与有效信号分量相对应的模拟采样信号。相关双采样器26包括分别连接到像素阵列pa的列线的多个相关双采样器电路，并且可以在每列中输出与有效信号分量相对应的模拟采样信号。
模数转换器adc可以将与有效信号分量相对应的模拟图像信号转换为数字图像信号。模数转换器adc可以包括参考信号发生器ref28a、比较器28b、计数器28c和缓冲器28d。参考信号发生器28a可以产生参考信号(例如，具有一定斜率的斜坡信号)，并且提供斜坡信号作为比较器的参考信号。比较器28b将每列中由相关双采样器26输出的模拟采样信号与由参考信号发生器产生的斜坡信号进行比较。然后可以输出具有根据有效信号分量而变化的转变点的比较信号。
计数器28c可以执行计数操作以产生计数信号，并且可以将计数信号提供给缓冲器。缓冲器28d包括分别连接到列线的多个锁存电路。基于每个比较信号的转变由计数器输出的计数信号被锁存在每列中。所锁存的计数信号可以作为图像数据输出。
时序控制器27可以控制行驱动器25、相关双采样器26和模数转换器adc的操作时序。时序控制器27可以向行驱动器25、相关双采样器26和模数转换器adc提供时序信号和控制信号。
图5示出了用于解释包括用于图像传感器封装的存储器芯片30在内的存储器芯片结构30a的示例结构的截面图。
参考图5，存储器芯片结构30a的存储器芯片30可以通过将芯片安装在晶片上的晶片上芯片(chip-on-wafer，cow)耦接方法而在下部结构310上。存储器芯片30可以是通过对晶片执行钝化处理和切割处理之后对其上具有存储器件的晶片进行划分所获得的多个管芯之一。存储器芯片30可以是例如动态随机存取存储器(dram)、静态随机存取存储器(sram)、相变随机存取存储器(pram)、磁阻随机存取存储器(mram)、铁电随机存取存储器(feram)、电阻随机存取存储器(rram)、闪存或电可擦除可编程只读存储器(eeprom)。
在下部结构310上的存储器芯片30可以由模制部分302密封。模制部分302可以覆盖存储器芯片30的侧壁，从而包围存储器芯片30。在一些实施例中，存储器芯片30可以通过管芯粘合膜312而附着在下部结构310上。下部结构310可以包括多层互连结构和使多层互连结构绝缘的绝缘层。在一些实施例中，可以省略下部结构310。
存储器芯片30可以包括多个芯片焊盘360。芯片焊盘360可以包括暴露在存储器芯片30外部的导电层。通过芯片焊盘360，电信号可以被输入或从外部输出到存储器芯片30的内部，或者从内部输出到存储器芯片30的外部。芯片焊盘360的数量和形状可以取决于构成存储器芯片30的单位器件的类型或特性。
模制部分302可以包括例如环氧树脂。将电信号输入到存储器芯片30或从存储器芯片30输出电信号的芯片焊盘360的大小和间隔可以相对较小。为了将存储器芯片30应用于封装基板、模块或系统板，可以根据联合电子设备工程委员会(jedec)标准来布置芯片焊盘360。
tmv接触件335可以在竖直方向上延伸以穿过模制部分302。tmv接触件335可以连接到下部结构310中的多层互连图案。tmv接触件335可以通过多个连接元件340连接到外部设备。每个连接元件340可以包括凸点焊盘342和凸点344。
凸点焊盘342可以在覆盖下部结构310的钝化层324上，穿过钝化层324，并且可以连接到下部结构310中的多层互连结构。凸点焊盘342可以通过下部结构310中的多层互连结构而连接到tmv接触件335之一。ubm层可以在凸点焊盘342上。凸点焊盘342可以包括例如al或cu。凸点344可以形成在凸点焊盘342上。凸点344可以包括例如cu、al、au、焊料。
存储器再分配结构350可以在存储器芯片30和模制部分302上方的存储器芯片30的面向逻辑芯片20的表面上。存储器再分配结构350可以在存储器芯片30和逻辑芯片20之间以及在模制部分302和逻辑芯片20之间延伸。存储器再分配结构350可以包括覆盖存储器芯片30和模制部分302的绝缘层352以及绝缘层352上的多条存储器再分配线354，所述多条存储器再分配线选择性地连接到存储器芯片30内部的互连结构和tmv接触件335。
存储器芯片30的芯片焊盘360可以连接到存储器再分配线354。存储器芯片30的输入/输出(i/o)端子互连可以经由芯片焊盘360连接到存储器再分配线354。
在根据本实施例的图像传感器封装中，图5中的存储器芯片30和图3中的逻辑芯片20可以以使得存储器再分配结构350面向逻辑再分配结构240的方式而连接和对齐。通过存储器再分配结构350和逻辑再分配结构240，存储器芯片30的一些tmv接触件335可以连接到逻辑芯片20的一些第一tsv接触件235。为了将图5中的存储器芯片30与图3中的逻辑芯片20互连，可以通过热压缩工艺和回流工艺将存储器再分配线354与接触端子248(例如，参见图3)互连。
图6示出了图5中的存储器芯片30的实施例。在该实施例中，存储器芯片30是dram。参考图6，存储器芯片30可以包括存储器单元阵列mca、读出放大器和i/o电路32、i/o缓冲器34、缓冲器36、行解码器37、列解码器38和控制电路39。
存储器单元阵列mca可以包括多个存储器单元，其中存储器单元包括单个存取晶体管和单个电容器。存储器单元可以以包括列和行的矩阵形状而对齐。在图6中，存储器单元阵列mca可以被划分为例如存储体1、存储体2、存储体3和存储体4。在另一实施例中，存储器单元阵列mca可以具有不同的结构和/或不同数量的存储体。
控制电路39可以接收所施加的控制信号和地址，并产生用于控制设定操作模式的内部控制信号。缓冲器36可以接收所施加的地址并执行缓冲。基于由控制电路39发送的内部控制信号，缓冲器36可以向行解码器37提供用于选择存储器单元阵列mca的行的行地址，并向列解码器38提供用于选择存储器单元阵列mca的列的列地址。缓冲器36可以接收所施加的命令并执行缓冲。该命令可以被施加到控制电路39并被解码。基于由控制电路39发送的内部控制信号，行解码器37对行地址进行解码。
当行地址的解码结果被施加到存储器单元阵列mca时，可以仅驱动在连接到存储器单元的多条字线当中所选择的字线。列解码器38基于内部控制信号对列地址进行解码。基于所解码的列地址，可以执行列选通。作为列选通的结果，可以仅驱动在连接到存储器单元的多条位线当中所选择的位线。读出放大器和i/o电路32可以检测所选存储器单元的位线的电势，并感测存储在所选存储器单元中的数据。i/o缓冲器34可以缓冲输入/输出数据。在读操作模式下，i/o缓冲器34可以缓冲由读出放大器和i/o电路32读出的数据，并向通道chi输出数据。
图7示出了包括被安装为单个封装的图2b中的图像传感器芯片10、图3中的逻辑芯片20和图5中的存储器芯片30在内的图像传感器封装1a的实施例的截面图。
参考图7，存储器芯片30、逻辑芯片20和图像传感器芯片10在图像传感器封装1a中按照该顺序在竖直方向上彼此交叠。存储器芯片30的宽度可以小于逻辑芯片20的宽度，并且可以小于图像传感器芯片10的宽度。在一些实施例中，逻辑芯片20和图像传感器芯片10可以具有基本相同的宽度。
图8示出了包括被安装为单个封装的图2b中的图像传感器芯片10、图3中的逻辑芯片20和图5中的存储器芯片30在内的图像传感器封装1b的实施例的截面图。
参考图8，图像传感器封装1b包括封装基板410。存储器芯片30、逻辑芯片20和图像传感器芯片10按该顺序依次堆叠在封装基板410上。存储器芯片30、逻辑芯片20和图像传感器芯片10可以在与封装基板410延伸的方向垂直的方向上彼此交叠。
逻辑再分配结构240的逻辑再分配线242可以平行于存储器再分配结构350的存储器再分配线354而延伸，同时彼此间隔开。
穿过逻辑芯片20的第一tsv接触件235可以经由逻辑再分配结构240的逻辑再分配线242或存储器再分配结构350的存储器再分配线354中的至少一个而连接到逻辑芯片20的内部电路。在一些实施例中，穿过逻辑芯片20的第一tsv接触件235可以经由逻辑再分配结构240的逻辑再分配线242或存储器再分配结构350的存储器再分配线354中的至少一个而连接到存储器芯片30的内部电路。
接触端子248在逻辑芯片20和存储器芯片30之间。接触端子248可以包括无需第一tsv接触件235而直接将逻辑芯片20连接到存储器芯片30至少一个接触端子248、以及位于逻辑芯片20和模制部分302之间以将第一tsv接触件235连接到tmv接触件335的至少一个接触端子248。
包围存储器芯片30的模制部分302在封装基板410和逻辑芯片20之间。tmv接触件335穿过模制部分302并在竖直方向上延伸。至少一个tmv接触件335可以通过存储器再分配结构350或逻辑再分配结构240中的至少一个而连接到存储器芯片30或逻辑芯片20中的至少一个。
存储器芯片30、逻辑芯片20和图像传感器芯片10被支架430包围，所述支架430在封装基板410上支撑透明盖体420。支架430可以在封装基板410的边缘区域中。透明盖体420可以包括允许光从中穿过的透明材料(例如玻璃)。透明盖体420可以在图像传感器芯片10上面向图像传感器芯片10中的微透镜150。光接收空间424可以在图像传感器芯片10和透明盖体420之间。透明盖体420可以通过第一粘合层431固定在支架430上。支架430可以通过第二粘合层432固定在封装基板410上。
封装基板410可以是具有电路图案的印刷电路板(pcb)。封装基板410可以包括多个接触焊盘412和多个通孔414。接触焊盘412可以通过封装基板410的面向存储器芯片30的顶面410a及其与顶面410a相对的底面410b而暴露。通孔414穿过封装基板410，并且可以电连接到接触焊盘412。
凸点344可以连接到通过封装基板410的顶面410a而暴露的每个接触焊盘412。多个接触端子450可以连接到通过封装基板410的底面410b而暴露的接触焊盘412。例如，接触焊盘412可以包括al或cu，接触端子450可以包括cu、a1、au、焊料等，并且通孔414可以包括导电材料，例如cu或w。
第一粘合层431和第二粘合层432中的每一个可以包括可固化聚合物。在一个实施例中，第一粘合层431和第二粘合层432中的每一个可以包括环氧聚合物。
在一些实施例中，由封装基板410上的透明盖体420、支架430、第一粘合层431和第二粘合层432包围的内部空间可以保持其密封状态。在该内部空间中，除光接收空间424之外的部分可以填充有模具层。模具层可以包括填充存储器芯片30和逻辑芯片20的底部填充层。该底部填充层可以通过毛细管底部填充方法形成。
将详细描述外部提供的电源电压和地电压的传输路径以及图7和图8中的图像传感器封装1a和1b中的信号的传输路径。
从外部提供给图像传感器封装1a和1b的电源电压、地电压或信号可以首先提供给图像传感器芯片10的互连结构。在一些实施例中，电源电压、地电压或信号可以经由图像传感器芯片10中的至少一个tsv接触件135而提供给逻辑芯片20。
在一些实施例中，电源电压、地电压或信号可以依次经由图像传感器芯片10中所包括的至少一个tsv接触件135、穿过逻辑芯片20的至少一个第一tsv接触件235以及位于逻辑芯片20和存储器芯片30之间的逻辑再分配线242和存储器再分配线354中的至少一个再分配线(按照该列出的顺序)，然后经由第二tsv接触件255而提供给逻辑芯片20，例如逻辑芯片20的内部电路。
在一些实施例中，电源电压、地电压和信号可以提供给存储器芯片30，例如存储器芯片30的内部电路。电源电压、地电压或信号可以依次经由图像传感器芯片10中的至少一个tsv接触件135、穿过逻辑芯片20的至少一个第一tsv接触件235以及位于逻辑芯片20和存储器芯片30之间的逻辑再分配线242和存储器再分配线354中的至少一个再分配线(按照该顺序)而被提供。
在一些实施例中，电源电压、地电压和信号可以依次经由图像传感器芯片10的至少一个tsv接触件135、穿过逻辑芯片20的至少一个第一tsv接触件235以及穿过包围存储器芯片30的模制部分302的tmv接触件335而提供给封装基板410。
与图像传感器封装1、1a和1b不同，当使用引线接合方法将电源电压、地电压和信号从图像传感器芯片10提供到封装基板410时，信号传输路径可以被延长，并且互连电阻增加且电感增加。这可以导致发生ir压降，这导致芯片之间的较小互连空间和较差的电源完整性(pi)特性。
然而，在根据一个或多个实施例的图像传感器封装1、1a和1b的情况下，电源电压和地电压和信号可以经由相对短的路径，即经由穿过逻辑芯片20的第一tsv接触件235和穿过包围存储器芯片30的模制部分302的tmv接触件335而提供给封装基板410。因此，具有多层堆叠结构的图像传感器封装1、1a和1b可以保持优化的pi特性，其中在所述多层堆叠结构中沿竖直方向堆叠有具有用于拍摄高速运动图像的各种功能的芯片。
图9a和图9b示出了用于解释图像传感器封装的再分配结构中的多条再分配线的示例组成的实施例。图9a和图9b示出了逻辑芯片20的逻辑再分配结构240中的至少一些逻辑再分配线242的再分配线242a和242b的示例组成。
参考图9a，多条再分配线242a可以根据设计在多个方向上延伸。每条再分配线242a可以包括与逻辑芯片20的至少一些内部电路连接的多条导线502。
参考图9b，再分配线242b包括与逻辑芯片20的至少一些内部电路连接的多条导线502以及至少一条加热线504，该至少一条加热线不连接到逻辑芯片20的内部电路。该至少一条加热线504包括基于电力的施加而局部产热的加热部分ht。图9b仅示出了包括加热部分ht的一条加热线504。在另一实施例中可以包括多条加热线504，其中每条加热线504包括加热部分ht。
图9a中的再分配线242a可以不包括图9b中的包括加热部分ht的加热线504。
参考图9a和图9b，导线502和至少一条加热线504中的每一个可以包括金属、金属氮化物或其组合。例如，导线502和至少一条加热线504中的每一个可以包括w、cu、zr、ti、ta、a1、ru、pd、pt、co、ni、前述元素的氮化物或其组合。在图9b中，导线502和至少一条加热线504可以包括相同的材料。
图9b示出了一条加热线504。然而，图像传感器封装的逻辑芯片20可以包括多条加热线504。例如，在图7中的图像传感器封装1a中，当图像传感器芯片10中的图像传感器100(例如，参见图2b)的光接收部分具有不均匀的温度时，图像传感器100的像素阵列可具有不均匀的温度分布。这会导致多个传感器的输出的差异，其中每个传感器包括形成像素阵列的多个像素。
在这种情况下，即使当在没有光的暗室里执行拍摄时，可能在局部发生的暗电流的差异也可能导致黑暗阴影。由于像素阵列中的温度偏差而可能发生黑暗阴影。由于包括了逻辑芯片20中的各种ip中的高功耗ip(例如，pllip)而导致图像传感器100中的热分布不均匀。
根据一个或多个实施例的图像传感器封装的逻辑芯片20可以如图9b中在再分配线242b中包括包含加热部分ht的至少一条加热线504。在这种情况下，通过将加热部分ht布置在不与高功耗ip竖直交叠的部分(例如，图像传感器100(参见图2b)的光接收部分的温度相对较低的位置或该位置附近的部分)中，仅对图像传感器100的光接收部分中的像素阵列的一部分施加热。
图9a和图9b示出了可用作逻辑芯片20的逻辑再分配结构240中的逻辑再分配线242的再分配线242a和242b的示例结构。然而，在图像传感器封装的另一实施例中，图9a和图9b中的再分配线242a和242b可以用作存储器芯片30的存储器再分配结构350中的存储器再分配线354。例如，图7中的图像传感器芯片1a的存储器芯片结构30a的存储器再分配结构350可以包括如结合图9a所述的包含导线502的再分配线242a、或者如结合图9b所述的包含导线502和至少一条加热线504的再分配线242b，其中所述至少一条加热线包括加热部分ht。
在一些实施例中，逻辑芯片20的逻辑再分配结构240和存储器芯片结构30a的存储器再分配结构350中的至少一个再分配结构可以包括图9b中的包含加热部分ht的至少一条加热线504。在这方面，加热线504可以不连接到逻辑芯片20的内部电路和存储器芯片30的内部电路。
图10示出了图像传感器封装的实施例以及图像传感器封装中的逻辑芯片和加热器中具有相对高功耗的ip的相对示例位置。图10将用于解释作为高功耗ip的示例的逻辑芯片20的锁相环(pll)以及与图9b中的加热线504中的加热部分ht相对应的多个加热部分ht1、ht2和ht3。
参考图10，逻辑芯片20包括至少一个pll。因此，图像传感器芯片10中的图像传感器100的光接收部分可具有不均匀的温度分布。然而，包括与至少一个pll间隔开的位于逻辑芯片20的平面区域的至少一个位置处的至少一个加热部分ht(例如，三个加热部分ht1、ht2和ht3)在内的再分配线242b的形成可有助于图像传感器100的光接收部分的均匀温度分布。
在一些实施例中，逻辑芯片20的再分配线242b包括多个加热部分ht(例如，图10中的加热部分ht1、ht2和ht3)。可以向加热部分ht施加相同的电力强度。在一些实施例中，可以向逻辑芯片20的再分配线242b中的至少一些加热部分ht施加不同的电力强度。
例如，施加到逻辑芯片20的再分配线242b的每个加热部分ht的电力强度可以被独立地控制。为了控制图像传感器100的光接收部分中的温度分布均匀，可以对施加到加热部分ht的电力强度单独进行控制。例如，为了将图像传感器100的光接收部分中的温度分布控制为均匀，可以向图10中的加热部分ht1、ht2和ht3施加不同的电力强度，使得加热部分ht1、ht2和ht3提供不同的加热值。电力强度的范围可以是例如大约5mw到大约100mw。
如上所述，加热部分ht(例如，再分配线242b中的图10中的三个加热部分ht1、ht2和ht3)可以仅在逻辑芯片20的一部分中产生热。结果，图像传感器100的光接收部分可以具有均匀的温度分布。
图9b示出了加热元件在逻辑芯片20的平面上具有蛇形导线的实施例，作为加热部分ht的示例。在另一实施例中，加热部分ht可以具有不同的形状。图9b中的加热部分ht和图10中的加热部分ht1、ht2和ht3中的每一个可以是具有各种形状的加热元件。例如，加热部分ht、ht1、ht2和ht3的每个加热元件可以是具有正方形、同心环形或在平面上延伸的另一形状的导线。
加热部分ht、ht1、ht2和ht3的加热元件可以经由加热元件所连接到的电源线和电力返回线接收直流(dc)电流。dc电流可以经由电源线提供给加热部分ht、ht1、ht2和ht3，并且可以经由电力返回线回流。dc电流提供至加热元件所经过的电源线和电力返回线可以不连接到逻辑芯片20的内部电路和存储器芯片30的内部电路。
在一些实施例中，电源线和电力返回线中的每一个可以包括用于形成图9b中的再分配线242a的导线502的相同材料。在一些实施例中，加热线504和加热部分ht中的每一个可以包括具有低电阻率的材料，例如cu、al、w、mo等。
图9b中的加热线504和加热部分ht可以仅将热提供给逻辑芯片20的平面区域的一部分。例如，由加热部分ht提供的热可以转移到逻辑芯片20的平面区域的第一部分和在竖直方向上与第一部分交叠的图像传感器芯片10的一部分。由加热部分ht提供的热可不被提供到逻辑芯片20的平面区域的第二部分。该第二部分可以不同于第一部分和在竖直方向上与第二区域交叠的图像传感器芯片10的一部分。在一些实施例中，可以将有限的电力强度提供给加热部分ht，使得由加热部分ht提供的热不转移到逻辑芯片20的平面区域中高功耗ip(例如，pll)所位于的一部分和在竖直方向上与pll交叠的图像传感器芯片10的一部分。
在根据一个或多个实施例的图像传感器封装中，由于包括了图9b中的包括加热部分ht的加热线504，热被局部地提供给图像传感器芯片10的光接收部分中温度相对较低的一部分。因此，图像传感器100的温度分布均匀并提高由图像传感器封装产生的图像的质量。
图11示出了用于制造图像传感器封装(例如，图7中的图像传感器封装)的方法的实施例。参考图11，在处理p610中，形成图2a和图2b中的图像传感器芯片10。图像传感器芯片10包括具有多个单位像素的像素阵列、传感器基板110上的互连结构以及穿过传感器基板110的tsv接触件135。
在处理p620中，形成图3中的逻辑芯片20。逻辑芯片20包括逻辑基板210的第一表面上的互连结构220、穿过逻辑基板210和互连结构220的第一tsv接触件235、逻辑基板210的第二表面上的逻辑再分配结构240以及通过逻辑基板210连接到互连结构220的第二tsv接触件255，其中第二表面与第一表面相对。
在处理p630中，通过晶片上芯片(cow)接合方法形成图5中的存储器芯片结构30a。存储器芯片结构30a包括附着到下部结构310的存储器芯片30和在下部结构310上密封存储器芯片30的模制部分302。tmv接触件335穿过模制部分302。存储器再分配结构350在存储器芯片30和模制部分302上。
在处理p640中，如图4a所示，图像传感器芯片10和逻辑芯片20利用在它们二者之间的插入部分28而彼此连接。
在处理p650中，如图7所示，使用接触端子248将逻辑芯片20的逻辑再分配结构240连接到存储器芯片结构30a的存储器再分配结构350，从而将逻辑芯片20连接到存储器芯片30。
用于制造图像传感器封装的方法可以以各种方式不同于图11中的实施例。例如，处理p610、处理p620和处理p630的顺序在另一实施例中可以不同和/或可以改变。在一些实施例中，处理p640和处理p650的顺序不限于结合图11描述的顺序，而是可以改变。
为了制造图8中的图像传感器封装1b，可以按不同顺序执行结合图11描述的处理p610至p650。在一些实施例中，通过处理p630获得的存储器芯片结构30a可以安装在封装基板410上。之后，如图8所示，可以使用第一粘合层431和第二粘合层432将透明盖体420和支撑透明盖体420的支架430安装在封装基板410上。可以执行用于形成模具层的处理以填充内部空间的一部分(而不是光接收空间424)，所述内部空间被封装基板410上的透明盖体420、支架430、第一粘合层431和第二粘合层432包围。
本文描述的方法、处理和/或操作可以通过由计算机、处理器、控制器或其他信号处理设备执行的代码或指令执行。计算机、处理器、控制器或其他信号处理设备可以是本文所描述的那些或除了本文描述的元件之外的那些。因为详细描述了形成方法(或计算机、处理器、控制器或其他信号处理设备的操作)的基础的算法，所以用于实现方法实施例的操作的代码或指令可以将计算机、处理器、控制器或其他信号处理设备变换成用于执行本文描述的方法的专用处理器。
处理器、控制器、控制电路、比较器、驱动器、计数器和其他信号产生和信号处理电路可以以例如可以包括硬件、软件或两者的逻辑来实现。当至少部分地在硬件中实现时，处理器、控制器、控制电路、比较器、驱动器、计数器和其他信号产生和信号处理电路可以是例如各种集成电路中的任一种，包括但不限于专用集成电路、现场可编程门阵列、逻辑门的组合、片上系统、微处理器或其他类型的处理或控制电路。
当至少部分地在软件中实现时，处理器、控制器、控制电路、比较器、驱动器、计数器和其他信号产生和信号处理电路可以包括例如用于存储例如由计算机、处理器、微处理器、控制器或其他信号处理设备执行的代码或指令的存储器或其他存储设备。计算机、处理器、微处理器、控制器或其他信号处理设备可以是本文所描述的那些，也可以是本文所描述的元件之外的那些。因为详细描述了形成方法(或计算机、微处理器、控制器或其他信号处理设备的操作)的基础的算法，所以用于实现方法实施例的操作的代码或指令可以使计算机、处理器、控制器或其他信号处理设备变换成用于执行本文描述的方法的专用处理器。
使用所述实施例的方法制造的图像传感器封装可以在较短或最短路径中将电源电压、地电压和信号提供给封装基板410，例如所述较短或最短路径经由穿过逻辑芯片20的第一tsv接触件235，然后经由穿过包围存储器芯片30的模制部分302的tmv接触件335。因此，具有多层堆叠结构(其中在竖直方向上堆叠有具有用于拍摄高速运动图像的各种功能的芯片)的图像传感器封装可以保持优化的pi特性。
根据一个或多个实施例，电源电压和地电压和/或信号可以经由相对短的路径(例如，经由穿过逻辑芯片的第一tsv接触件和穿过包围存储器芯片的模制部分的tmv接触件)而被提供给封装基板。因此，具有多层堆叠结构(其中在竖直方向上堆叠有具有用于拍摄高速运动图像的各种功能的芯片)的图像传感器封装可以保持优化的pi特性。根据一个或多个实施例，图像传感器的光接收部分可以实现均匀的温度分布，这进而可以导致由图像传感器封装获得的图像的更高质量。
本文已经公开了示例实施例，尽管采用了特定术语，但是它们仅在通用和描述性意义上被使用并且被解释，而不是为了限制的目的。在一些情况下，如本领域普通技术人员所清楚的，结合特定实施例描述的特征、特性和/或元件可以单独使用或与结合其他实施例描述的特征、特性和/或元件结合使用，除非另有说明。因此，在不脱离权利要求中阐述的实施例的精神和范围的情况下，可以进行形式和细节上的各种改变。