本发明涉及半导体制造技术领域。
背景技术：
硅作为半导体芯片的主要组成部分，其在加工时通常采用nf3、hbr、he、o2进行干法刻蚀，在刻蚀过程中通过形成溴化聚合物使得刻蚀后的硅槽的侧壁具有一定的倾角。然而，正因为溴化聚合物在产生过程中将不断堆积在硅槽的侧壁上，因此，过多的累积将导致离子将大量聚合物重新溅射在硅的表面上，从而形成大量的“硅草”，造成器件失效，给废品率带来了极大的额外增加。
此外，在硅槽的刻蚀过程中，含硅的溴化聚合物将大量附着在加工设备的内壁上，从而使得操作人员需在加工完后对加工设备进行二次清洁，给加工周期以及加工成本均带来了极大的影响。
技术实现要素：
本发明针对以上问题，提出了一种操作简单、加工步骤清晰有序、无需二次清洁且加工后无“硅草”产生的用于干法刻蚀硅槽的方法。
本发明的技术方案为：按以下步骤进行操作：
1）、布放光刻胶：按预设图案的位置布放光刻胶；
2）、制备掩膜层：通过ar、chf3、cf4在氧化硅上刻蚀出若干沟槽，形成掩膜层；
3）、刻蚀硅槽：通过cl2、sf6、ar在高频电场的作用下对硅进行物理性刻蚀；完毕。
步骤2）中所述chf3的质量比大于cf4的质量比。
步骤2）中所述ar、chf3、cf4的质量比为800:60:20。
本发明使用cl2添加到sf6与ar的配方对硅进行物理性刻蚀，有效避免了硅在刻蚀过程中溴化聚合物的产生，从而有效避免了因“硅草”的产生而造成的器件失效、废品率高的问题，并在泵体将气态反应生成物抽走后无需对加工设备的内壁进行二次清理，加工周期得以大幅缩短、加工成本得以进一步降低。
本发明从整体上具有操作简单、加工步骤清晰有序、无需二次清洁以及产品品质高、产品质量好的特点。
附图说明
图1是本案中步骤1）的结构示意图，
图2是本案中步骤2）的结构示意图，
图3是本案中步骤3）的结构示意图。
具体实施方式
本发明如图1-3所示，按以下步骤进行操作：
1）、布放光刻胶：按预设图案的位置布放光刻胶；
2）、制备掩膜层：通过ar、chf3、cf4在氧化硅上刻蚀出若干沟槽，形成掩膜层；
3）、刻蚀硅槽：通过cl2、sf6、ar在高频电场的作用下对硅进行物理性刻蚀；完毕。即使用cl2添加到sf6与ar的配方，调节底盘的轰击电压（偏压电场）对硅进行物理性刻蚀。该配方以cl2、ar为主体，sf6为微调，其中，sf6是各向腐蚀，但可以用来微调腐蚀si的速率来满足生产效率的需求，同时可以避免cl基过程在硅槽的侧壁反弹造成硅槽的槽底出现“凹坑”。
具体来说：气体分子在高频电场作用下，电子碰撞气体分子，形成离子和活性基以及二次电子；同时，在垂直于晶圆方向的电场作用下，带电粒子加速轰击到晶圆表面，溅离表面原子形成物理性的刻蚀。活性基分子通过扩散的过程被晶圆表面原子吸附，分解生产气态反应生成物，被泵体抽走。
反应方程式为：
cl*(活性的氯基）+si->sicl4，此为气态的反应物化学过程；
f*（活性的氟基）+si->sif6，此为气态的反应物化学过程；
ar+轰击物体表面，将任意原子都能敲离，此为物理过程。
本发明使用cl2添加到sf6与ar的配方对硅进行物理性刻蚀，有效避免了硅在刻蚀过程中溴化聚合物的产生，从而有效避免了因“硅草”的产生而造成的器件失效、废品率高的问题，并在泵体将气态反应生成物抽走后无需对加工设备的内壁进行二次清理，加工周期得以大幅缩短、加工成本得以进一步降低。
本发明从整体上具有操作简单、加工步骤清晰有序、无需二次清洁以及产品品质高、产品质量好的特点。
步骤2）中所述chf3的质量比大于cf4的质量比。由于chf3+cf4+sio2在反应后将生成sif4+co2+聚合物，因此在配比中chf3的比例越高，则形成的聚合物越多。从微观角度来说，由于sio2在刻蚀过程中将从上到下“逐层”被刻蚀，并在每层的两侧留下聚合物，因此，在下一层sio2被刻蚀时将不再以光刻胶作为阻挡，而是以上一层的聚合物作为阻挡，从而使得沟槽的两侧壁的间距从上到下逐渐收缩，进而可通过扩大chf3的占比实现沟槽两侧壁的夹角的调整，对应的函数关系是f（chf3:cf4）=夹角。
步骤2）中所述ar、chf3、cf4的质量比为800:60:20。
本案中在经过详细的数据分析、模拟以及实验后将ar、chf3、cf4的质量比定为800:60:20，从而可使得沟槽的两侧内壁之间形成90°夹角（即单侧内壁与底面呈45°），进而在后序对si的刻蚀过程中使得sicl4、sif6可高效、顺畅的被排出沟槽之外，而不是在沟槽的两侧壁上堆积。
综上所述，本案通过对chf3的占比的调整实现了沟槽两侧壁夹角的调整，使其形成90°夹角，从而使得加工完毕后沟槽的两侧壁可实现完全的光滑，满足了工艺要求、降低了废品率并提升了加工品质和产品质量。