一种电感耦合等离子体干法刻蚀砷化镓背孔工艺的制作方法
【专利摘要】本发明公开了一种电感耦合等离子体干法刻蚀砷化镓背孔工艺，包括以下步骤：（1）将已完成正面器件工艺加工的III?V族砷化镓半导体基片正面朝下粘附在蓝宝石载体上进行机械减薄及化学湿法刻蚀；（2）利用旋涂法在III?V族砷化镓半导体基片背面涂上光刻胶并进行固化热处理形成光刻胶掩膜；（3）在光刻胶光刻仪上进行曝光后进行显影，将设计的背孔图形转移复印在III?V族砷化镓背面的光刻胶掩膜上；（4）利用Plasma?Therm的Versalock 电感耦合等离子体干法刻蚀机进行背孔刻蚀，之后去除光刻胶并进行表面清洁处理。本发明能有效提高刻蚀背孔质量，同时能大幅提高刻蚀速率以迅速提高产能，适合大规模推广应用。
【专利说明】
一种电感耦合等离子体干法刻蚀砷化镓背孔工艺
技术领域
[0001]本发明涉及电子元器件加工技术领域，尤其是涉及一种电感耦合等离子体干法刻蚀砷化镓背孔工艺。
【背景技术】
[0002]II1-V族砷化镓化合物半导体器件，由于具有独特的高电子迀移率，在高频，高增益，低杂讯，抗辐射能力强等要求日益提高的无线电通讯及微波应用领域得到了广泛快速的推广应用。但是砷化镓半导体器件导热性能差，这一点极大的限制了其在高功率器件领域的应用。为了克服砷化镓半导体器件导热性能差的缺点，通过砷化镓基片背面减薄，在器件背面设计制造穿孔，金属电镀等工艺使其与正面器件直接通过电路联接的方式以达到有效快速的热传导和散热的目的，进而有效提高砷化镓半导体高功率器件与电路的可靠性是目前使用最广泛的一种解决方法。而随着电感耦合等离子干法刻蚀技术在半导体加工工艺中的开发与应用，使得各种砷化镓半导体器件的背孔设计得以在工业化生产中实现并推广应用。
[0003]现有的电感耦合等离子体砷化镓背孔刻蚀工艺存在刻蚀速率低(〈4um/min)，受刻蚀表面清洁程度和剩余残留物影响较大，不可避免的在刻蚀后的背孔底部形成不同程度的微米级支柱缺陷，并进一步严重影响器件使用性能可靠性等的缺点。
[0004]在现有市场对性能可靠性高的砷化镓半导体器件需求快速增长的强烈推动下，需要对砷化镓背孔电感耦合等离子体干法刻蚀工艺进行全面系统的研究，并提出一种有效提尚刻蚀背孔质量，大幅提尚刻蚀速率以迅速提尚广能的方法。
【发明内容】
[0005]本发明是为了解决现有技术的电感耦合等离子体砷化镓背孔刻蚀工艺存在刻蚀速率低，受刻蚀表面清洁程度和剩余残留物影响较大，不可避免的在刻蚀后的背孔底部形成不同程度的微米级支柱的问题，提供了一种能有效提高刻蚀背孔质量，大幅提高刻蚀速率以迅速提高产能的电感耦合等离子体干法刻蚀砷化镓背孔工艺。
[0006]为了实现上述目的，本发明采用以下技术方案:
本发明的一种电感耦合等离子体干法刻蚀砷化镓背孔工艺，包括以下步骤:
(I)将已完成正面器件工艺加工的II1-V族砷化镓半导体基片正面朝下粘附在蓝宝石载体上进行机械减薄及化学湿法刻蚀。机械减薄与化学湿法刻蚀均为本技术领域的常规技术手段，故不在此赘述。
[0007](2)利用旋涂法在II1-V族砷化镓半导体基片背面涂上光刻胶并进行固化热处理形成光刻胶掩膜。涂覆光刻胶形成掩膜亦是本技术领域的常规技术手段，此处不赘。
[0008](3)在光刻胶光刻仪上进行曝光后进行显影，将设计的背孔图形转移复印在II1-V族砷化镓背面的光刻胶掩膜上。转移图形亦是本技术领域的常规技术手段，故此处不赘。
[0009](4)利用Plasma-Therm的Versalock电感親合等离子体干法刻蚀机进行背孔刻蚀，之后去除光刻胶并进行表面清洁处理即可，干法刻蚀的工艺参数为:反应气体Ar/Cl2/BCl3，其中Cl2所占的体积百分比为20?80%，气压:8-25mTorr，反应气体总流量:100-450sccm，电感耦合功率:600?1300W，射频偏压功率:50?150 W。各向异性的砷化镓背孔电感耦合等离子体干法刻蚀工艺是以离子辅助的化学刻蚀机理为主的一种干法刻蚀工艺，本发明通过调控电感耦合等离子体干法刻蚀工艺的各种可调参数(包括压力，反应气体总流量，反应气体组成，电感耦合功率-1CP power，射频偏压功率-RF Bias Power)以达到砷化镓半导体背孔刻蚀工艺最优化的目的，换言之，干法刻蚀的工艺参数是实现本发明发明目的的关键点，发明人在实际过程中发现了以下问题:①砷化镓刻蚀速率极大的依赖于反应气体的压力，但是如果一味的增加反应气体的压力，在增加了砷化镓刻蚀速率的同时也使得刻蚀背孔形貌更趋向于各向同性，并产生较大底切的形貌;②砷化镓背孔电感耦合等离子体干法刻蚀工艺在反应气体压力一定的条件下，增加反应气体的总流量，以此减少反应物在半导体基片上的滞留时间，增加刻蚀表面可参加反应的Cl自由基的浓度以及降低反应副产物的浓度可以进一步推动刻蚀速率提高，也即在低反应压力和高反应气体总流量的刻蚀工艺区间，能有效的提高刻蚀速率，并保持刻蚀均匀性及刻蚀背孔形貌;③增加Cl2在反应气体中所占百分比也能提高砷化镓背孔电感耦合等离子体干法刻蚀速率，但当Cl2在反应气体中所占百分比大于80%后，刻蚀速率将不再继续增加;④砷化镓刻蚀速率只随着电感耦合电源的功率增加而增加，但是当电感耦合电源的功率增加至1300W后，刻蚀速率没有进一步继续增长;⑤为了控制得到侧壁倾斜的砷化镓背孔形貌，需要控制砷化镓背孔形成的光刻胶掩膜具有适当的倾斜度，砷化镓电感耦合等离子体干法刻蚀工艺中砷化镓的刻蚀速率对光刻胶刻蚀速率比对最终形成的砷化镓背孔侧壁形貌具有极大的影响，而刻蚀速率比只与射频偏压功率有关，可通过调节射频偏压功率从垂直到高倾斜度进行独立有效调节而不影响砷化镓的刻蚀速率，在射频偏压功率在150 W左右，所得到的砷化镓背孔侧壁倾斜度达到设计要求。在发现上述问题的前提下，发明人再通过不断对电感耦合等离子体干法刻蚀工艺参数的设计及筛选，最终以确定“气压:8?25mTorr，反应气体总流量:100?450sccm，反应气体中Cl2的体积百分比:20?80%，射频偏压功率:50?150 W”，以提高砷化镓半导体背孔电感耦合等离子体干法刻蚀速率；
除了砷化镓背孔刻蚀速率，背孔侧壁形貌，背孔底部微米级支柱缺陷的形成也是极重要的考虑因素，发明人发现砷化镓半导体背孔电感耦合等离子体干法刻蚀中，刻蚀背孔底部微米级支柱缺陷的形成有几大起源:(a)背孔刻蚀表面存在由减薄工艺和光刻胶工艺未清洁干净的局部区域残留物形成的干法刻蚀的微型掩膜，(b)砷化镓半导体基片刻蚀表面形成的自然氧化层无法有效先行刻蚀以形成局部区域型的微型掩膜，(c)砷化镓半导体基片放入并传输进真空刻蚀腔过程中从周围环境中带入的微量水汽(H2O),真空腔内附着的不可挥发物通过溅射重新附着到背孔刻蚀表面，及刻蚀过程中产生的低挥发性刻蚀副产物(GaCl2)都会成为背孔刻蚀微型掩膜，针对上述问题发明特选择Ar/Ch/BCh作为反应气体:针对起源(a):在砷化镓半导体背孔电感耦合等离子体干法刻蚀工艺的起始阶段，Ar气体产生的离子能对刻蚀表面进行有效的短时间物理溅射以清洁由减薄工艺和光刻胶工艺未清洁干净的局部区域残留物;针对起源(b):BCl3则能有效清除基片刻蚀表面形成的自然氧化层;针对起源(c): Cl2气体为主刻蚀气体，通过提高电感耦合功率来充分分解Cl2产生参加刻蚀反应的有效反应物浓度，并提高反应气体总流量来减少反应腔内反应物的滞留时间以降低Cl反应物的利用率来保证刻蚀表面有充足Cl反应物以减少并防止微米级支柱缺陷的形成，而且砷化镓半导体电感耦合等离子体干法刻蚀是一种离子辅助的等离子体干法刻蚀工艺，其中离子对刻蚀表面的撞击可辅助低挥发性的刻蚀副产物从可是表面解吸附并释放，从而消除刻蚀背孔底部微米级支柱缺陷的形成。综上所述，本发明通过对反应气体的合理选择以及对电感耦合等离子体干法刻蚀砷化镓背孔工艺中各种可控工艺参数的严格限定，以消除诱发刻蚀背孔底部形成微米级支柱缺陷的来源，控制得到侧壁光滑、倾斜角度适当的砷化镓背孔，同时将刻蚀速率提高到了 6?7ym/min(与现有所报道的刻蚀速率4ym/min相比大约提尚了 1.5倍)，有效提尚了刻蚀背孔质量，并大幅提尚刻蚀速率以迅速提尚广能，适合大规模推广应用。
[0010]作为优选，步骤(I)中，机械减薄厚度为80?120μπι。
[0011]作为优选，步骤(2)中，光刻胶的涂覆厚度为15?20μπι。
[0012]作为优选，步骤(4)中，所得背孔顶部孔径为70?ΙΟΟμπι，底部孔径为40?70μπι，背孔刻蚀深度与宽度比为1:1?2。背孔截面为上大下小为倒等腰梯形。
[0013]因此，本发明具有的有益效果为:本发明通过对反应气体的合理选择以及对电感耦合等离子体干法刻蚀砷化镓背孔工艺中各种可控工艺参数的严格限定，以消除诱发刻蚀背孔底部形成微米级支柱缺陷的来源，控制得到侧壁光滑、倾斜角度适当的砷化镓背孔，同时将刻蚀速率提高到了6?7ym/min(与现有所报道的刻蚀速率4ym/min相比大约提高了 1.5倍)，有效提高了刻蚀背孔质量，并大幅提高刻蚀速率以迅速提高产能，适合大规模推广应用。
【具体实施方式】
[0014]下面通过【具体实施方式】对本发明做进一步的描述。
[0015]在本发明中，若非特指，所有设备和原料均可从市场购得或是本行业常用的，下述实施例中的方法，如无特别说明，均为本领域常规方法。
[0016]实施例1
一种电感耦合等离子体干法刻蚀砷化镓背孔工艺，包括以下步骤:
(1)将已完成正面器件工艺加工的II1-V族砷化镓半导体基片正面朝下粘附在蓝宝石载体上进行机械减薄及化学湿法刻蚀，机械减薄厚度为80μηι ；
(2)利用旋涂法在II1-V族砷化镓半导体基片背面涂上光刻胶并进行固化热处理形成光刻胶掩膜，光刻胶的涂覆厚度为15ym;
(3)在光刻胶光刻仪上进行曝光后进行显影，将设计的背孔图形转移复印在II1-V族砷化镓背面的光刻胶掩膜上；
(4)利用Plasma-Therm的Versalock电感親合等离子体干法刻蚀机进行背孔刻蚀，之后去除光刻胶并进行表面清洁处理即可，所得背孔顶部孔径为70μπι，底部孔径为40μπι，背孔刻蚀深度与宽度比为1:1，其中干法刻蚀的工艺参数为:反应气体Ar/Cl2/BCl3，其中Cl2所占的体积百分比为20%，气压:8mTorr，反应气体总流量:10sccm,电感耦合功率:600W，射频偏压功率:50W。
[0017]实施例2
一种电感耦合等离子体干法刻蚀砷化镓背孔工艺，包括以下步骤: (1)将已完成正面器件工艺加工的II1-V族砷化镓半导体基片正面朝下粘附在蓝宝石载体上进行机械减薄及化学湿法刻蚀，机械减薄厚度为ΙΟΟμ??;
(2)利用旋涂法在II1-V族砷化镓半导体基片背面涂上光刻胶并进行固化热处理形成光刻胶掩膜，光刻胶的涂覆厚度为18μπι;
(3)在光刻胶光刻仪上进行曝光后进行显影，将设计的背孔图形转移复印在II1-V族砷化镓背面的光刻胶掩膜上；
(4)利用Plasma-Therm的Versalock电感親合等离子体干法刻蚀机进行背孔刻蚀，之后去除光刻胶并进行表面清洁处理即可，所得背孔顶部孔径为80μπι，底部孔径为50μπι，背孔刻蚀深度与宽度比为1:1.5，其中干法刻蚀的工艺参数为:反应气体Ar/Cl2/BCl3，其中Cl2所占的体积百分比为40%，气压:15 mTorr，反应气体总流量:200sccm，电感耦合功率:800W，射频偏压功率:100W。
[0018]实施例3
一种电感耦合等离子体干法刻蚀砷化镓背孔工艺，包括以下步骤:
(1)将已完成正面器件工艺加工的II1-V族砷化镓半导体基片正面朝下粘附在蓝宝石载体上进行机械减薄及化学湿法刻蚀，机械减薄厚度为120μπι;
(2)利用旋涂法在II1-V族砷化镓半导体基片背面涂上光刻胶并进行固化热处理形成光刻胶掩膜，光刻胶的涂覆厚度为20μπι;
(3)在光刻胶光刻仪上进行曝光后进行显影，将设计的背孔图形转移复印在II1-V族砷化镓背面的光刻胶掩膜上；
(4)利用Plasma-Therm的Versalock电感親合等离子体干法刻蚀机进行背孔刻蚀，之后去除光刻胶并进行表面清洁处理即可，所得背孔顶部孔径为ΙΟΟμπι，底部孔径为70μπι，背孔刻蚀深度与宽度比为1:2，其中干法刻蚀的工艺参数为:反应气体六^(:12/8(:13，其中Cl2所占的体积百分比为80%，气压:25mTorr，反应气体总流量:450sccm，电感耦合功率:1300W，射频偏压功率:150W。
[0019]本发明通过对反应气体的合理选择以及对电感耦合等离子体干法刻蚀砷化镓背孔工艺中各种可控工艺参数的严格限定，以消除诱发刻蚀背孔底部形成微米级支柱缺陷的来源，控制得到侧壁光滑、倾斜角度适当的砷化镓背孔，同时将刻蚀速率提高到了6?7μπι/min(与现有所报道的刻蚀速率4μπι/π?η相比大约提高了 1.5倍)，既能有效提高刻蚀背孔质量，又能大幅提尚刻蚀速率以迅速提尚广能，因此适合大规t旲推广应用。
[0020]以上所述的实施例只是本发明的一种较佳的方案，并非对本发明作任何形式上的限制，在不超出权利要求所记载的技术方案的前提下还有其它的变体及改型。
【主权项】
1.一种电感耦合等离子体干法刻蚀砷化镓背孔工艺，其特征在于，包括以下步骤: (1)将已完成正面器件工艺加工的II1-V族砷化镓半导体基片正面朝下粘附在蓝宝石载体上进行机械减薄及化学湿法刻蚀； (2)利用旋涂法在II1-V族砷化镓半导体基片背面涂上光刻胶并进行固化热处理形成光刻胶掩膜； (3)在光刻胶光刻仪上进行曝光后进行显影，将设计的背孔图形转移复印在II1-V族砷化镓背面的光刻胶掩膜上； (4)利用Plasma-Therm的Versalock电感親合等离子体干法刻蚀机进行背孔刻蚀，之后去除光刻胶并进行表面清洁处理即可，干法刻蚀的工艺参数为:反应气体Ar/Ch/BCh，其中Cl2所占的体积百分比为20?80%，气压:8-25mTorr，反应气体总流量:100?450sccm，电感耦合功率:600?1300W，射频偏压功率:50?150W。2.根据权利要求1所述的一种电感耦合等离子体干法刻蚀砷化镓背孔工艺，其特征在于，步骤(I)中，机械减薄厚度为80?120μηι。3.根据权利要求1所述的一种电感耦合等离子体干法刻蚀砷化镓背孔工艺，其特征在于，步骤(2 )中，光刻胶的涂覆厚度为15?20μπι。4.根据权利要求1所述的一种电感耦合等离子体干法刻蚀砷化镓背孔工艺，其特征在于，步骤(4)中，所得背孔顶部孔径为70?ΙΟΟμπι，底部孔径为40?70μπι，背孔刻蚀深度与宽度比为1:1?2。
【文档编号】H01L21/3065GK105870007SQ201610253584
【公开日】2016年8月17日
【申请日】2016年4月22日
【发明人】任华, 汪耀祖
【申请人】杭州立昂东芯微电子有限公司