具有集成阻抗匹配网络的多层IC插座的制作方法

大规模集成电路(IC)可能经历相对于安装有其的印刷电路板 (PCB)的不均匀的热膨胀和收缩，导致对在该两者之间的连接的应力，该应力可能会引起故障。另外，在连接故障或者内部故障的情况下，IC 可能难以或者不可能维修或者更换。因此，可以将IC安装到本身安装到PCB上的IC插座上。IC插座可以减缓IC和PCB的不同膨胀和收缩，并且可以允许容易地去除和更换IC。然而，在高频率下，IC插座的信号线作为电感尖峰存在。IC、IC插座和PCB之间的失配阻抗引起能够破坏数据通信的反射和互插损耗。

技术实现要素：

至少一个方面涉及一种具有阻抗受控信号线的集成电路(IC)插座。该IC插座包括：第一多个信号触点，该第一多个信号触点被配置成电连接至IC的引线；第二多个信号触点，该第二多个信号触点被配置成电连接至印刷电路板(PCB)的焊盘；基板，该基板设置在第一多个信号触点与第二多个信号触点之间；以及多个信号线，该多个信号线穿过基板。基板包括多个层，该层在介电层与至少一个导体层之间交替。多个通孔导体中的每个通孔导体将第一多个信号触点中的第一信号触点与第二多个信号触点中的第二信号触点电连接。每个导体层包括导电材料，该导电材料限定与每个通孔导体相邻的间隙，使得导电材料接近每个通孔导体但与每个通孔导体电绝缘。

在一些实施方式中，每个导体层的导电材料经由低阻抗连接电连接至电路接地。

在一些实施方式中，除了在间隙处之外，导电材料遍及至少一个导体层是大体上连续的。

在一些实施方式中，导电材料包括第一部分和多个第二部分。导电材料的第一部分遍及至少一个导体层是大体上连续的。导电材料的多个第二部分中的每个电连接至多个通孔导体中的通孔导体，并且导电材料的第一部分限定与导电材料的多个第二部分中的每个相邻的间隙，使得第一导电材料接近导电材料的多个第二部分中的每个但是与其电绝缘。

在一些实施方式中，导电材料形成至少部分包围每个通孔导体的导电迹线。

在一些实施方式中，每个通孔导体包括在基板中限定的电镀通孔。

在一些实施方式中，至少一个通孔导体的特征阻抗在40欧姆与 50欧姆之间。

在一些实施方式中，通孔导体的差分对的特征阻抗在80欧姆与 200欧姆之间。

在一些实施方式中，IC插座包括至少5个导体层。在一些实施方式中，IC插座包括至少10个导体层。

至少一个方面涉及系统。该系统包括具有多个焊盘的印刷电路板 (PCB)、具有多条引线的集成电路(IC)、以及IC插座。该IC插座包括：第一多个信号触点，该第一多个信号触点电连接至IC的多条引线；第二多个信号触点，该第二多个信号触点电连接至PCB的多个焊盘；基板，该基板设置在第一多个信号触点与第二多个信号触点之间；以及多个通孔导体，该多个通孔导体穿过基板。基板包括多个层，该层在介电层与至少一个导体层之间交替。多个通孔导体中的每个通孔导体将第一多个信号触点中的第一信号触点与第二多个信号触点中的第二信号触点电连接。每个导体层包括导电材料，该导电材料限定到每个通孔导体的间隙，使得导电材料接近每个通孔导体但是与其电绝缘。

在一些实施方式中，每个导体层的导电材料经由低阻抗连接电连接至电路接地。

在一些实施方式中，IC插座包括多个导体层，其中，在导体层之间的间隔小于由IC生成并且穿过多个通孔导体中的通孔导体的信号的波长的十分之一。在一些实施方式中，信号的奈奎斯特(Nyquist)频率大于10GHz。在一些实施方式中，信号的奈奎斯特频率大于14GHz。

至少一个方面涉及一种具有阻抗受控信号线的集成电路(IC)插座。该IC插座包括：第一多个信号触点，该第一多个信号触点被配置成电连接至IC的引线；第二多个信号触点，该第二多个信号触点被配置成电连接至印刷电路板(PCB)的焊盘；基板，该基板包括阻抗控制装置；以及多个通孔导体，该多个通孔导体穿过基板。基板设置在第一多个信号触点与第二多个信号触点之间。多个通孔导体中的每个通孔导体将第一多个信号触点中的第一信号触点与第二多个信号触点中的第二信号触点电连接。通孔导体中的至少一个具有大体上由阻抗控制装置限定的特征阻抗。

下面将详细讨论这些和其它方面和实施方式。上述的信息和以下的详细说明包括各个方面和实施方式的说明性示例，并且提供用于理解要求保护的方面和实施方式的本质和特征的总述或者框架。附图提供对各个方面和实施方式的图示和进一步理解，并且并入本说明书中并且组成本说明书的部分。

附图说明

附图并不旨在按比例绘制。相似的参考数字和标记在各个附图中指示相似的元件。为了清楚起见，不是每个部件都会被标注在每幅图中。在附图中：

图1A和图1B图示了集成电路(IC)和印刷电路板(PCB)的热膨胀的影响。

图2A是示例IC插座的部分的示意图。

图2B是示例IC插座的部分的放大透视图的示意图。

图2C是示例IC插座的部分的横截面视图的示意图。

图3A是没有集成阻抗匹配网络的示例IC插座的仿真模型。

图3B是没有集成阻抗匹配网络的示例IC插座的仿真结果。

图4是根据说明性实施方式的具有集成阻抗匹配网络的示例IC插座的示意图。

图5A是根据说明性实施方式的示例导体层的示意图。

图5B是根据说明性实施方式的另一示例导体层的示意图。

图6A是根据说明性实施方式的具有集成阻抗匹配网络的示例IC 插座的仿真模型。

图6B是根据说明性实施方式的具有集成阻抗匹配网络的示例IC 插座的仿真结果。

具体实施方式

本公开大体上涉及一种具有集成阻抗匹配网络的多层IC插座。该 IC插座可以防止由不均匀的热膨胀造成的在集成电路(IC)和印刷电路板(PCB)之间的电连接的机械故障。该IC插座还提高了PCB子组件的可服务性，因为PCB子组件允许在没有焊接的情况下用手快速地更换IC。然而，随着通信频率增加，IC、IC插座和PCB之间的阻抗失配的影响可能导致信号反射和插入损耗。在这些高频率下，将IC的单独引线连接至PCB的IC插座的信号线呈现在IC与PCB之间的信号链中可能破坏信号传输的电感峰值。在高于几千兆赫的通信频率下尤其如此。

为了减轻阻抗失配，可以将分流电容添加至本文所公开的IC插座的信号线。其结果是具有更接近IC和PCB的传输线的阻抗的阻抗的分布式电感器-电容器(“LC”)网络。可以通过将IC插座的基板制作为由交替的导体和介电层堆叠起来的多层来创建该分布式LC网络。导体层可以连接至地以形成地平面。可以接近信号线限定地平面的边缘以增加信号线与地之间的电容。因为信号线的阻抗与电感除以分流电容的平方根成比例，所以增加分流电容将降低阻抗，从而允许阻抗与 IC和PCB的传输线更好地匹配。该阻抗匹配作用于单端型信号和差分对两者。

用于创建阻抗匹配型信号线的层的数量可以取决于正被传输的信号的转换时间，其中，转换时间是将信号从高转换为低或者从低转换为高所需的时间长度。层可以被制作得足够薄和多使得信号看到分布式LC网络而不是集总LC电路。以这种方式，信号线可以充当具有与 IC和PCB两者的阻抗匹配的阻抗的传输线。例如，根据本公开的IC 插座可以具有信号线，该信号线由在包括散置在FR4介电层之间的铜导体层的基板中的镀铜通孔组成。通过该介质行进的14GHZ信号可以具有通过电镀通孔的160ps/in的波传播以及20ps的转换时间。可以设置地平面之间的间隔使得横跨等于地平面间隔的距离的信号的传输时间是转换时间的一小部分。例如，地平面之间的间隔可以设置为不超过通过电镀通孔的信号的波长的十分之一。因此，在该示例中，地平面不会间隔超过12.5mils远。

图1A和图1B

图1A和图1B图示了集成电路(IC)105和印刷电路板(PCB) 110的热膨胀的影响。大型IC以及其到PCB的连接可以承受由热膨胀引起的应力。现代计算机系统，特别是在高频率下运行的具有高密度布局的计算机系统会产生大量的热。计算机系统的子组件的发热导致 PCB和部件膨胀。根据所使用的材料，PCB 110可以具有低于IC 105 的热膨胀系数(反之亦然)。在一些情况下，两者可能发热不均匀。在任何一种情况下，IC 105和PCB 110可能以不同速率膨胀和收缩。不均匀的发热和不同的热膨胀系数可能在IC 105与PCB 110之间的连接中产生应力。

例如，图1A和图1B示出了在不同的相对膨胀状态下的相同IC 和PCB组件100。图1A示出了IC 105已经膨胀超过PCB 110的状态。这可能是由于IC 105具有更高的热膨胀系数，或者因为IC 105的温度比PCB 110的温度增加得更多。图1A示出了在通过使IC 105弯曲来向内拉外引脚115并且向上拉内引脚115时在IC 105的引脚115与PCB 110的焊盘120之间的焊点正承受剪切应力和拉伸应力。

图1B示出了PCB 110已经膨胀超过IC 105的状态。这可能是由于PCB 110具有更高的热膨胀系数，或者因为PCB 110的温度比PCB 110的温度增加得更多。图1B示出了在向外拉引脚115时在IC 105的引脚115与PCB 110的焊盘120之间的焊点正承受剪切应力和拉伸应力。

为了防止这些连接中的机械和电气故障，设计者可以采用IC插座。IC插座可以充当PCB与IC之间的缓冲物。IC可以驻留在IC插座的柔性触点上，而IC插座通常被焊接到PCB上。这允许IC、IC插座和PCB在不对彼此之间的电连接施加机械应力的情况下各自以不同的速率膨胀和收缩。另外，IC插座可以提高可服务性。如果IC因为不均匀的热膨胀或者通过任何其它机构而产生故障，则更换其很困难或者很昂贵，特别是如果PCB上存在多个大型IC。然而，安装在IC插座中的IC基本上是用户可服务的，并且可以与致动IC插座的杠杆一样容易地被更换。

图2A

图2A、图2B和图2C是示例集成电路(IC)插座200的示意图。图2A是IC插座200的部分的示意图。图2B是IC插座200的部分的扩大透视图的示意图。图2C是IC插座200的部分的横截面视图的示意图。

参照图2A至图2C，IC插座200具有基板220，该基板220具有多个电镀通孔(PTH)210(在图2C中示出)。在基板220的顶侧， PTH 210电耦合至多个相应第一信号触点205a-205c(一般地，第一信号触点205)。在基板220的底侧，PTH 210a-210c(一般地，PTH 210) 电耦合至多个相应第二信号触点215a-215c(一般地，第二信号触点 215)。连接的第一信号触点205a、PTH 210a和第二信号触点215a形成信号连接。信号连接的数量可以被称为位置的数量。一般而言，IC 插座200可以具有数量与在IC插座200设计来容纳的特定IC封装上的引脚的数量相等的位置；然而，IC或者IC插座可以具有不用的位置或者引脚，并且位置与引脚的完美的1:1匹配是不必要的。

第一信号触点205被配置成与IC的引脚或者焊盘紧密配合。第一信号触点205可以包括摩擦触点，诸如，用于容纳IC引脚的插口。这种类型的信号触点作用于在例如双列直插式封装(DIP)中的IC。这些类型的插座需要将IC推到弹性触点中，该弹性触点然后由摩擦控制。对于具有数百个引脚的IC，总插入力可以非常大(几十牛顿)，导致在插入或者去除IC期间损坏装置或者电路板的危险。因此，信号触点 205可以采取弹簧触点的形式，当框架或者夹具将IC固定在恰当的位置时，该弹簧触点被配置成通过在IC的焊盘上施加恒定力来维持与IC 的电连接。因为触点相对于将IC放置在插座内是无摩擦的，所以将这种类型的IC插座称为“零插入力”插座。这种类型的信号触点作用于在平面栅格阵列(LGA)封装中的IC。另一种类型的零插入力插座包括可以通过使用杠杆来致动以在IC已经置于插座中之后闭合IC的引脚周围的触点。这种类型的信号触点作用于在引脚栅格阵列(PGA) 封装中的IC。IC插座触点可以包括任何合适的导电材料。触点可以包括抵抗腐蚀并且增强与IC的引脚或者焊盘的电连接的镀层。

第二信号触点215被配置成与PCB的焊盘或者电镀通孔接触。第二信号触点215可以包括用于焊接到PCB上的一个或者多个引脚、焊盘或者焊球。

第一信号触点205和第二信号触点215可以通过信号线诸如图2C 所示的电镀通孔(PTH)210电连接在一起。可以通过在IC插座基板 220上钻孔，并且然后对孔的壁进行电镀或者为孔装配铆钉、管、线或者其它导体来形成的电镀通孔。PTH 210的导电部分可以被称为桶。该桶通常包括铜，但是可以另外或者可替代地包括金、锌、锡或者任何其它合适的导体。环形铜环或者其它合适的导体可以形成在孔的任何一端处。环形环(称为焊盘)电耦合至桶，并且可以将导电桶连接至在电镀通孔210的任何一端处的第一信号触点205和第二信号触点 215。

基板220为第一信号触点205、第二信号触点215和电镀通孔210 提供结构支撑。基板220可以包括坚固的、不导电的、可机加工的和/ 或可塑造的介电材料。

虽然IC插座200可以减少IC与PCB之间的应力，但是在IC插座内的信号线的阻抗可以影响高频信号。信号线的阻抗本身可以呈现为具有在千兆赫至几十千兆赫的范围内的频率的信号的电感尖峰。这在IC、IC插座内的阻抗受控信号线与在PCB中的阻抗受控信号迹线之间创建不连续性。这种不连续性导致信号的反射和插入损耗，并且使 IC插座的信号线不能用于频率高于几千兆赫的信号。下面的附图图示了这种挑战。

图3A

图3A是没有集成阻抗匹配网络的示例IC插座的仿真模型300。该模型300包括穿过入口310a、被测装置(DUT)315和出口310b的差分信号对305。DUT 315表示没有集成阻抗匹配网络的IC插座的信号线。入口310a和出口310b分别在DUT 315之前和之后赋予差分信号对305与在IC和PCB的信号线中存在的阻抗相似的受控阻抗。在仿真中，在DUT 315和出口310b的方向上将信号注入到在入口310a中的差分信号对305中。仿真测量回到入口310a的信号的反射和在出口 310b处的信号接收。在图3B中示出了仿真结果。

图3B

图3B示出了没有集成阻抗匹配网络的示例IC插座的仿真结果 350。仿真模拟了模型300的时域反射测量。时域反射测量(TDR)是用于通过观察注入到信号线中的阶跃或者脉冲信号来确定信号线的特性的测量技术。信号线中的不连续将导致注入信号中的一些或者全部反射。可以从在注入信号的发送与反射信号的接收之间的延迟确定到不连续点的距离。

仿真结果350示出在初始平坦读数355随后是电感峰值360和最终平坦读数365。仿真结果350另外示出在电感峰值360的任一侧的电容下降370和375。平坦读数355和365以约90欧姆的差分阻抗(Zdiff) 为中心(或者差分信号对305的每条信号线，45欧姆)。平坦读数355 和365分别表示通过入口310a和出口310b的信号的运送。平坦读数指示从入口端口310a和出口端口310b的入射信号的反射很少(如果有的话)。然而，当信号穿过DUT 315时，其会遇到不连续。电容下降370表示入口310a与DUT 315之间的不连续。入口310a与IC插座 DUT 315之间的连接本身作为差分信号对315之间的电容的增加存在，从而导致明显较低的Zdiff。同样，电容下降375表示DUT 315与出口 310b之间的不连续。此外，DUT 315与出口310b之间的连接自身呈现为差分信号对315之间的电容的增加，从而导致较低的表观Zdiff。

电感峰值360表示IC插座的电镀通孔所表现出来的不连续。电镀通孔具有创建更高Zdiff的串联电感。仿真结果350示出，相对于平坦读数355和365时的90欧姆，电感峰值360具有106.73欧姆的Zdiff。电感峰值360导致在差分信号对305中行进的信号反射。在足够高的频率下，例如，在千兆赫和几十千兆赫下，电感峰值360使信号反射的严重程度足以导致传输误差或者完全破坏它。这可以发生在信号的波长在电镀通孔的长度的数量级时；例如，当电镀通孔大于信号的波长的1/10时。因此，控制IC插座的阻抗以减小电感峰值并且防止高频信号反射的方式可以提高信号传输性能。

图4

图4是根据说明性实施方式的具有集成阻抗匹配网络的示例IC插座400的示意图。IC插座400包括充当通过基板410的信号线的通孔导体，诸如，电镀通孔405。在一些实施方式中，通孔导体可以包括先前描述的不同类型的导体部分中的至少一个。然而，由于夹在介电材料440的层之间的导体层420的绝缘，所以IC插座400与IC插座200 不同。在一些实施方式中，电镀通孔405电耦合至在每个导体层420 中的环形环415。每个环形环415由反焊盘(AP)与剩余的导体层420 分开，该AP在导体层420与环形环415之间形成平面间隙孔或者间隙。 AP在相应环形环415与导体层420之间形成绝缘间隙，从而创建电容 430。在一些实施方式中，不存在环形环415，并且AP在导体层420 与电镀通孔405之间限定出间隙。导体层420可以通过包括附加电镀通孔或过孔(via)425的低阻抗连接结合并且连接至地。

每个电容430因此将是接地的分流电容。分流电容可以弥补电镀通孔405的电感性质并且因此将IC插座400的阻抗与线路阻抗(即，在IC中并且在PCB上的信号线的阻抗)更好地匹配。得出的IC插座 400的特征阻抗将部分地基于电镀通孔405和分流电容430的电感的大小。例如，假设无损线，IC插座400的特征阻抗将等于电感的平方根除以电容得出的结果。在一些情况下，可以通过使用单位长度的电感值和电容值来发现特征阻抗。在无损或者接近无损的情况下，特征阻抗将是纯电阻的或者非常接近。

可以将相邻的导体层420之间的间隔设置为小于待穿过电镀通孔 405的最高频信号的波长的1/10。结果，电感435和电容430对信号看起来是分布式LC网络而不是集总元件网络。可以将每个电容430设置为与电感435结合以产生适当阻抗的信号线。例如，单端信号线可以具有40欧姆、45欧姆或者50欧姆的特征阻抗，而差分信号线诸如差分信号线305具有80欧姆、90欧姆或者100欧姆的特征阻抗。

可以针对具有14GHz的奈奎斯特(Nyquist)频率的信号来形成示例IC芯片插座400。在具有FR4介电层440和铜导体层420的IC 插座中，信号的转换时间(10％至90％上升时间)可以是约20皮秒。波传播速率可以是160皮秒/英寸。转换时间电长度等于转换时间除以速度；在这种情况下125mils，1mils等于一英寸的1/1,000。为了保持层间距离小于波长的1/10，导体层的间隔不超过12.5mils。对于足以提供足够的物理稳定性的80mils基板，导体层420的数量至少是6个。

导体层420可以包括任何合适的导体，诸如，铜、金或者锡。导体层420可以是通过使用层压、薄或厚膜沉积、电镀、或者附加制造技术(诸如，3D打印)来形成的。

介电层440可以包括坚固的、不导电的、可机加工的和/或可模制的材料，诸如，氧化铝、铝合金、复合环氧材料(CEM)、氰酸酯、邻苯二甲酸二丙烯酯(DAP)、含氟聚合物(FP)、FR1环氧玻璃、 FR2环氧玻璃、FR4环氧玻璃、液晶聚合物(LCP)、酚醛树脂、塑料、聚酰胺(PA)尼龙、玻璃填充PA尼龙、聚对苯二甲酸丁二醇酯(PBT)、玻璃填充PBT、聚酯PBT、玻璃填充聚亚环己基二亚甲基对苯二甲酸酯(PCT)、玻璃填充PCT、聚酯PCT、玻璃填充聚酯PCT、聚酯、玻璃填充聚酯、玻璃填充聚醚酰亚胺(PEI)、玻璃填充聚醚醚酮 (PEEK)、聚醚砜(PES)、玻璃填充PES、聚酰亚胺、聚苯硫醚(PPS)、玻璃填充PPS、玻璃填充聚砜(PSU)、聚四氟乙烯(PTFE)、热塑性塑料、玻璃填充热塑性塑料、聚酯热塑性塑料、或者玻璃填充聚酯热塑性塑料。介电层440材料可以是基于介电常数和损耗因子来选择的。

IC插座400可以包括用于与IC的焊盘配合的信号触点(未示出)。信号触点可以采取弹簧、引脚、摩擦触点、爪或者夹具的形式。在弹簧或者引脚触点的情况下，保持架或者夹具可以用于将IC的相反压力施加在触点上。在爪或者夹具触点的情况下，可以致动杠杆以使爪或者夹具接合或脱离IC的引线。信号触点可以包括任何合适的导电材料，包括铍铜、铍镍、黄铜、铜合金、镍硼、磷青铜、磷青铜合金、或者钢。信号触点可以包括镀层以抵抗腐蚀并且增强与IC的引脚或者焊盘的电连接。镀层材料可以包括亮锌、金、镍、镍硼、闪金镍、银、不锈钢、锡或者锡铅。IC插座400可以采用这些触点用于接收各种其它封装类型的IC，诸如，球状栅格阵列(BGA)、陶瓷无引线芯片载体 (CLCC)、陶瓷四方扁平封装(CQFP)、双列直插式封装(DIP)、平面栅格阵列(LGA)、引脚栅格阵列(PGA)、塑料引线芯片载体 (PLCC)、塑料四方扁平封装(PQFP)、四方扁平无引线(QFN)、四方扁平封装(QFP)、单列直插式封装(SIP)、小外形集成电路(SOIC)、小外形封装(SOP)、薄四方扁平封装(TQFP)等。IC插座400可以包括用于与PCB的焊盘粘结的触点(未示出)。触点可以包括适合用于粘结至PCB的引脚、触点或者焊球。

IC插座可以通过一系列沉积、蚀刻和机加工步骤制造。制造可以包括附加制造技术，包括3D打印。

图5A

图5A是根据说明性实施方式的示例导体层500的示意图。在该示例实施方式中，导体层500包括导体材料505的大体上连续的平面。导体层500包括在大体上垂直于导体层500的平面的方向上穿过其的多条信号线510。导体层500还包括用于将导体材料505电连接至偏置电压或者地的附加过孔525。由过孔525创建的电连接可以是到电路接地的低阻抗连接。每条信号线510包括由间隙520包围的通孔导体515。间隙520将通孔导体515与导体材料505电绝缘。因此，间隙520在通孔导体515与导体材料505之间创建电容。

图5B

图5B是根据说明性实施方式的另一示例导体层550的示意图。在该示例实施方式中，导体层550在包括不含导体材料的区域565的同时包括导体材料迹线580。不含导体材料的区域565最终变成电绝缘区域。与图5A中的示例导体层500相似，导体层500包括在大体上垂直于导体层550的平面的方向上穿过其的多条信号线560。导体层550还包括用于将导体材料580的迹线电连接至偏置电压或者地的附加过孔 575。由过孔575创建的电连接可以是到电路接地的低阻抗连接。每条信号线560包括由间隙570包围的通孔导体565。间隙570将通孔导体 565与导体材料580的迹线电绝缘。因此，间隙570在通孔导体565与导体材料580的迹线之间创建电容。

图6A

图6A是根据说明性实施方式的具有集成阻抗匹配网络的示例IC 插座的仿真模型600。仿真模型600与图3A和图3B中描述的仿真模型300相似，但是在被测装置(DUT)615中包括阻抗匹配网络。仿真模型600包括穿过入口610a、DUT 615和出口610b的差分信号对605。 DUT 615表示具有集成阻抗匹配网络的IC插座诸如在图4中描述的IC 插座400的信号线。在该示例中，DUT 615具有7个导体层。入口610a 和出口610b分别在DUT 615之前和之后赋予差分信号对605与在IC 和PCB的信号线中存在的阻抗相似的受控阻抗。在仿真中，在DUT 615 和出口610b的方向上将信号注入到在入口610a中的差分信号对605 中。仿真测量回到入口610a的信号的反射和在出口610b处的信号接收。在图6B中示出了仿真结果。

图6B

图6B是根据说明性实施方式的具有集成阻抗匹配网络的示例IC 插座的仿真结果650。仿真与在仿真模型300上运行的时域反射测量仿真相似。仿真结果650示出初始平坦读数655随后是电感峰值660和最终平坦读数665。仿真结果650另外示出在电感峰值660的任一侧的电容下降670和675。平坦读数655和665以约90欧姆的差分阻抗 (Zdiff)为中心(或者差分信号对605的每条信号线，45欧姆)。平坦读数655和665分别表示通过入口610a和出口610b的信号的运送。平坦读数指示从入口端口610a和出口610b的入射信号的反射很少(如果有的话)。信号在穿过DUT 615时遇到不连续。电容下降670表示入口610a与DUT 615之间的不连续。入口610a与IC插座DUT 615 之间的连接本身呈现为差分信号对615之间的电容的增加，从而导致较低的表观Zdiff。同样，电容下降675表示DUT 615与出口610b之间的不连续。此外，DUT 615与出口610b之间的连接本身呈现为差分信号对615之间的电容的增加，从而导致较低的表观Zdiff。

电感峰值660表示IC插座的电镀通孔所表现出来的不连续。然而，在这种情况下，已经通过分布式分流电容430减轻了电感峰值。因此，仿真结果650示出IC插座400的Zdiff已经将电感峰值660减小了10 欧姆，从仿真结果350中的最大Zdiff 106.73欧姆到仿真结果660中的最大Zdiff 94.13欧姆。IC、IC插座和PCB之间的阻抗匹配的改进将减少穿过接口的信号的插入损耗(S21)。回程损耗(S11)将减少倒数量。改进的阻抗匹配还将减少在电镀通孔405内由因为在任何一端处的阻抗失配而产生的反射而引起的驻波。

虽然本说明书包含了许多具体实施细节，但是不应该将这些细节视为对任何发明或者可能被要求的内容的范围的限制，而是作为针对特定发明的特定实施方式的特征的描述。在本说明书中在分开的实施方式的背景中描述的某些特征也可以在单个实施方式中被组合实施。相反地，也可以在多个实施方式中单独地实施在单一实施方式的情况下描述的各种特征或者在任何合适的子组合中实施该各种特征。此外，虽然上面可能将特征描述为以某些组合的方式起作用，并且甚至最初要求保护，但是可以从组合中删除来自所要求的组合的一个或者多个特征，并且所要求的组合可能涉及子组合或者子组合的变化。

对“或”的参考可以被认为是包括的，因此使用“或”描述的任何术语可以指示所描述的术语中的单个、一个以上、和全部中的任何一种。标签“第一”、“第二”、“第三”等并不一定意味着指示排序，并且通常仅仅用于区分相同或者相似的项或者元件。

对本公开中描述的实施方式的修改对于本领域的技术人员而言可以是显而易见的，并且在不脱离本公开的精神和范围的情况下，本文所定义的一般原理可以应用于其它实施方式。因此，权利要求书并不旨在受限于本文所呈现的实施方式，而是应符合与本文所公开的原理和新颖特征相一致的最广范围。