动态随机存取存储器的埋入式字符线及其制作方法与流程

本发明涉及一种制作半导体元件的方法，尤其是涉及一种制作动态随机存取存储器(dynamicrandomaccessmemory,dram)元件的埋入式字符线的方法。

背景技术：

随着各种电子产品朝小型化发展的趋势，动态随机存取存储器(dram)单元的设计也必须符合高集成度及高密度的要求。对于一具备凹入式栅极结构的dram单元而言，由于其可以在相同的半导体基底内获得更长的载流子通道长度，以减少电容结构的漏电情形产生，因此在目前主流发展趋势下，其已逐渐取代仅具备平面栅极结构的dram单元。

一般来说，具备凹入式栅极结构的dram单元会包含一晶体管元件与一电荷贮存装置，以接收来自于位线及字符线的电压信号。然而，受限于制作工艺技术之故，现有具备凹入式栅极结构的dram单元仍存在有许多缺陷，还待进一步改良并有效提升相关存储器元件的效能及可靠度。

技术实现要素：

本发明一实施例公开一种制作动态随机存取存储器的埋入式字符线的方法。首先形成一凹槽于一基底内，然后形成一有机层于凹槽内，去除部分该有机层，形成一第一栅极介电层于凹槽内以及有机层上，去除有机层，再形成一第二栅极介电层于第一栅极介电层上以及凹槽内。之后形成一导电层于第二栅极介电层上并填满凹槽。

本发明另一实施例公开一种动态随机存取存储器的埋入式字符线，其主要包含一凹槽设于基底内、一掺杂区设于该凹槽两侧以及一栅极结构埋设于凹槽内。其中栅极结构又包含：一导电层设于凹槽内；一第一栅极介电层设于导电层以及基底之间；以及一第二栅极介电层设于第一栅极介电层以及导电层之间，其中第一栅极介电层以及第二栅极介电层包含不同深度。

附图说明

图1为本发明一实施例的动态随机存取存储器元件的俯视图；

图2至图7为图1中沿着切线aa’方向制作动态随机存取存储器元件的埋入式字符线的方法示意图；

图8为本发明一实施例的动态随机存取存储器元件的结构示意图；

图9至图12为本发明一实施例制作动态随机存取存储器元件的埋入式字符线的方法示意图。

主要元件符号说明

10动态随机存取存储器元件12位线

14字符线16基底

18主动区(有源区)20存储器区(记忆体区)

22栅极24浅沟绝缘

26掺杂区28凹槽

30有机层32第一栅极介电层

34第二栅极介电层36阻障层

38导电层40栅极结构

42阻挡结构44气孔

46阶梯部48硬掩模

52掺杂区54图案化掩模

56凹槽58掺杂区

60凹槽62栅极介电层

64阻障层66导电层

68栅极结构70气孔

72硬掩模74阻挡结构

具体实施方式

请参照图1至图7，图1至图7为本发明一实施例制作一动态随机存取存储器元件的方法示意图，其中图1为俯视图，图2至图7则显示图1中沿着切线aa’方向制作动态随机存取存储器元件的埋入式字符线的方法示意图。本实施例是提供一存储器元件，例如是具备凹入式栅极的动态随机存取存储器元件10，其包含有至少一晶体管元件(图未示)以及至少一电容结构(图未示)，以作为dram阵列中的最小组成单元并接收来自于位线12及字符线14的电压信号。

如图1所示，动态随机存取存储器元件10包含一基底16，例如一由硅所构成的半导体基底，然后于基底16内形成有至少一浅沟绝缘24，以于基底16上定义出多个主动区(activearea,aa)18。此外，基底16上还定义有一存储器区20以及一周边区(图未示)。其中，动态随机存取存储器元件10的多个字符线(wordline,wl)14与多个位线(bitline,bl)12较佳形成于存储器区20的基底16上而其他的主动元件等(未绘示)则可形成在周边区。需注意的是，为简化说明，本发明的图1仅绘示出位于存储器区20的元件上视图并省略了位于周边区的元件。

在本实施例中，各主动区18例如是相互平行地朝向一第一方向延伸，而字符线14或多条栅极22是形成在基底16内并穿越各主动区18及浅沟绝缘24。具体来说，各栅极22是沿着不同于第一方向的一第二方向，例如y方向延伸，且第二方向与第一方向相交并小于90度。

另一方面，位线12是相互平行地形成在基底16上沿着一第三方向，例如x方向延伸，并同样横跨各主动区18及浅沟绝缘24。其中，第三方向同样是不同于第一方向，并且较佳是与第二方向垂直。也就是说，第一方向、第二方向及第三方向彼此都不同，且第一方向与第二方向及第三方向都不垂直。此外，字符线14两侧的主动区18内较佳设有接触插塞，例如包括位线接触插塞(bitlinecontact,blc)(图未示)来电连接至各晶体管元件的源极/漏极区域(图未示)以及存储节点(storagenode)接触插塞(图未示)来电连接一电容。

以下针对字符线14(或又称埋入式字符线)的制作进行说明。首先如图2所示，先对基底16进行一离子注入制作工艺，例如将n型掺质注入基底16表面，以于基底16中形成一掺杂区26或一轻掺杂漏极，然后形成至少一凹槽28于基底16内。在本实施例中，形成凹槽28的方式可先形成一图案化掩模(图未示)，例如一图案化光致抗蚀剂于基底16或掺杂区26表面，随后利用图案化掩模为掩模进行一蚀刻制作工艺，去除部分掺杂区26以及掺杂区26下方的部分基底16以形成凹槽28。

接着如图3所示，形成一有机层30于凹槽28内填满凹槽28并覆盖基底16或掺杂区26表面。在本实施例中，有机层30较佳包含一光致抗蚀剂材料，但不局限于此。然后利用蚀刻去除部分有机层30并使剩余的有机层30上表面约略切齐掺杂区26下表面。在本实施例中，用来去除部分有机层30的蚀刻制作工艺较佳包含一干蚀刻制作工艺，其中干蚀刻制作工艺可更细部包含两道干蚀刻步骤，依序用来去除基底16表面的有机层30并接着调整剩余有机层30的高度。在本实施例中，两道干蚀刻步骤可选用相同或不同的蚀刻气体，其中所使用的气体较佳包含氧气、氮气或其组合。此外依据本发明其他实施例两道干蚀刻步骤又可包含氨气(nh3)、一氧化碳(co)、二氧化碳(co2)、二氧化硫(so2)、氧硫化碳(cos)或其组合。

随后如图4所示，进行一低温原子沉积制作工艺以形成一第一栅极介电层32于凹槽28内以及有机层30上，或更具体而言设于有机层30上方的凹槽28侧壁、掺杂区26上表面以及有机层30上表面。

在本实施例中，第一栅极介电层32较佳包含氧化硅，但不局限于此。依据本发明其他实施利第一栅极介电层32又可依据制作工艺需求包含高介电常数介电层，其中高介电常数介电层可包含介电常数大于4的介电材料，例如选自氧化铪(hafniumoxide，hfo2)、硅酸铪氧化合物(hafniumsiliconoxide,hfsio4)、硅酸铪氮氧化合物(hafniumsiliconoxynitride,hfsion)、氧化铝(aluminumoxide,al2o3)、氧化镧(lanthanumoxide,la2o3)、氧化钽(tantalumoxide,ta2o5)、氧化钇(yttriumoxide,y2o3)、氧化锆(zirconiumoxide,zro2)、钛酸锶(strontiumtitanateoxide,srtio3)、硅酸锆氧化合物(zirconiumsiliconoxide,zrsio4)、锆酸铪(hafniumzirconiumoxide,hfzro4)、锶铋钽氧化物(strontiumbismuthtantalate,srbi2ta2o9,sbt)、锆钛酸铅(leadzirconatetitanate,pbzrxti1-xo3,pzt)、钛酸钡锶(bariumstrontiumtitanate,baxsr1-xtio3,bst)、或其组合所组成的群组。

接着如图5所示，先进行一蚀刻制作工艺，去除设于基底16表面或掺杂区26上表面的第一栅极介电层32以及设于有机层30上表面的第一栅极介电层32，使剩余的第一栅极介电层32仅覆盖掺杂区26侧壁或有机层30正上方的凹槽26侧壁，再进行一蚀刻制作工艺完全去除剩余的有机层30。在本实施例中，用来去除有机层30的蚀刻制作工艺较佳包含一湿蚀刻制作工艺，其中湿蚀刻制作工艺较佳于摄氏98度至120度的环境下利用例如硫酸与过氧化氢混合物(sulfuricacid-hydrogenperoxidemixture,spm)等蚀刻溶液在不损害任何第一栅极介电层32的情况下来去除有机层30并暴露出掺杂区26以下的凹槽28侧壁以及凹槽28底部。

如图6所示，然后形成一第二栅极介电层34于第一栅极介电层32上以及凹槽28内，其中第二栅极介电层34较佳共形的(conformally)覆盖于掺杂区26表面、第一栅极介电层32上下表面与侧壁以及掺杂区26以下的凹槽28侧壁。

在本实施例中，第一栅极介电层32以及第二栅极介电层34较佳包含相同材料，例如两者均由氧化硅所构成，但不局限于此，依据本发明其他实施利第二栅极介电层34又可依据制作工艺需求包含高介电常数介电层，其中高介电常数介电层的材料选择可例如前所述包含介电常数大于4的介电材料，在此不另加赘述，

此外本实施例第二栅极介电层34的厚度较佳约略大于或等于第一栅极介电层32的厚度，其中第二栅极介电层34的厚度较佳介于30埃至60埃而第一栅极介电层32的厚度则较佳介于20埃至60埃。

如图7所示，随后依序形成阻障层36以及导电层38于第二栅极介电层34上，其中阻障层36较佳覆盖第二栅极介电层34表面而导电层38则设于阻障层36上并填满凹槽28。接着进行一回蚀刻制作工艺去除部分导电层38、部分阻障层36、部分第二栅极介电层34以及部分第一栅极介电层32以形成一栅极结构40于凹槽28内、一由剩余第一栅极介电层32所构成的阻挡结构42(shieldingstructure)位于栅极结构40以及掺杂区26之间并同时形成一气孔44于导电层38内，其中所形成的栅极结构40即为图1的字符线14。

在本实施例中，阻障层36较佳包含氮化钛，但不局限于此。更具体而言，阻障层36较佳为一功函数金属层，其可依据制作工艺或产品需求选用n型功函数金属层或p型功函数金属层，其中n型功函数金属层可选用功函数为3.9电子伏特(ev)～4.3ev的金属材料，如铝化钛(tial)、铝化锆(zral)、铝化钨(wal)、铝化钽(taal)、铝化铪(hfal)或tialc(碳化钛铝)或其组合。p型功函数金属层则可选用功函数为4.8ev～5.2ev的金属材料，如氮化钛(tin)、氮化钽(tan)、碳化钽(tac)或其组合，但均不以此为限。导电层38则较佳包含钨，但不局限于此。

从整体结构来看，阻挡结构42上表面较佳切齐第二栅极介电层34、阻障层36以及导电层38上表面且四者均略高于掺杂区26下表面，其中阻挡结构42下表面或最底部又同时切齐且不低于掺杂区26下表面，而第二栅极介电层34则直接接触阻挡结构42侧壁以及底部且同时形成一阶梯部46。导电层38内的气孔44较佳设于掺杂区26下方的导电层38内，其中气孔44上表面或最上顶点较佳低于掺杂区26下表面。

随后形成一硬掩模48于栅极结构40上并使硬掩模48上表面切齐掺杂区26上表面。在本实施例中，硬掩模48较佳包含氮化硅，但不局限于此。之后可依据制作工艺需求进行接触插塞制作工艺，例如可分别于栅极结构40两侧形成位线接触插塞电连接掺杂区26与后续所制作的位线，以及形成存储节点接触插塞同时电连接掺杂区26与后续所制作的电容。至此即完成本发明一实施例的埋入式字符线的制作。

请继续参照图8，图8为本发明一实施例的动态随机存取存储器元件的埋入式字符线的结构示意图。如图8所示，本发明可于图2至图3去除部分有机层30以及形成第一栅极介电层32时通过调整有机层30的高度来控制第一栅极介电层32的底部深度，例如可使第一栅极介电层32下表面略低于掺杂区26下表面。如此进行后续图7至图12的制作工艺形成阻挡结构42之后所形成的阻挡结构42上表面较佳高于26掺杂区下表面同时阻挡结构42最底部较佳低于掺杂区26下表面。

请继续参照图9至图12，图9至图12为本发明一实施例制作动态随机存取存储器元件的埋入式字符线的方法示意图。如图9所示，首先可比照图2的制作工艺先对基底16进行一离子注入制作工艺，例如将n型掺质注入基底16表面以形成一掺杂区52或一轻掺杂漏极，然后形成一图案化掩模54于基底16表面，再以图案化掩模54为掩模去除部分掺杂区52以形成至少一凹槽56于基底16内。

需注意的是，相较于前述实施例依序去除部分包含掺质以及无掺质的基底16以形成凹槽28，本实施例较佳仅去除部分掺杂区52或具有掺质的基底16但不去除任何无掺质的基底16以形成凹槽56。换句话说，本实施例所形成的凹槽56底部较佳切齐掺杂区52底部。

然后图10所示，进行一离子注入制作工艺，将掺质注入凹槽56两侧以及正下方的基底16内以形成另一掺杂区58。以结构来看在，利用离子注入制作工艺所形成的掺杂区58约略呈现u型，其中掺杂区58较佳设于凹槽56两侧以及正下方的基底16内并同时重叠部分掺杂区52以及无掺质的基底16。在本实施例中，掺杂区52较佳与掺杂区58包含相同导电型式，例如均为n型掺杂区且掺杂区58的浓度较佳低于掺杂区52的浓度。

随后图11所示，再利用图案化掩模进行另一蚀刻制作工艺，例如将凹槽56向下延伸继续去除部分掺杂区58以及部分基底16以形成凹槽60，其中图案化掩模54可能在蚀刻过程中耗损因此形成凹槽60后图案化掩模54的厚度较佳略低于图10中的图案化掩模54厚度。在此阶段，所形成的凹槽60底部较佳低于掺杂区52的下表面而原本由凹槽56左侧延伸至凹槽56右侧的掺杂区58也因凹槽56向下延伸被截断，使剩余的掺杂区58设于新形成凹槽60的左右两侧而形成阻挡结构74。

图12所示，之后再依序形成一栅极介电层62、一阻障层64以及一导电层66于凹槽60内并填满凹槽60，然后进行一回蚀刻制作工艺去除部分导电层66以及部分阻障层64以形成一栅极结构68于凹槽60内并同时形成一气孔70于导电层66内，其中所形成的栅极结构68即为图1的字符线14，而阻障层64顶部则较佳略低于阻挡结构74以及导电层66顶部但高于掺杂区52上表面，同时导电层66上表面又略高于阻挡结构74上表面。但不局限于此，依据本发明一实施例，阻障层64顶部又可约略切齐阻挡结构74顶部、导电层66上表面可切齐阻挡结构74上表面或是阻障层64、导电层66以及阻挡结构74三者上表面均切齐，这些实施例均属本发明所涵盖的范围。

随后形成一硬掩模72于栅极结构68上并使硬掩模72上表面切齐掺杂区52上表面。在本实施例中，硬掩模72较佳包含氮化硅，但不局限于此。之后可依据制作工艺需求进接触插塞制作工艺，例如可分别于栅极结构68两侧形成位线接触插塞电连接掺杂区52与后续所制作的位线，以及形成存储节点接触插塞同时电连接掺杂区52与后续所制作的电容。

一般而言，现今广泛所使用的随机动态处理存储器元件中由于栅极结构与两侧的掺杂区例如轻掺杂漏极或源极/漏极区域过于接近而引发所谓栅极引发漏极漏电流(gate-induced-drain-leakage,gidl)等问题。为了改善此现象，本发明主要于栅极结构或埋入式字符线以及掺杂区之间额外设置一阻挡结构，其中阻挡结构可依据前述图2至图7的实施例形成于凹槽内侧且与第二栅极介电层由相同材料所构成，或可如图9至图12的实施例般形成于凹槽外侧且由离子注入方式所形成。通过这两种态样本发明可有效降低gidl发生的机率并提升元件效能。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的保护范围。