本发明涉及半导体制造领域，具体涉及一种改善晶元表面应力的方法。
背景技术：
随着科技的发展和进步，半导体器件已经应用于各个领域。半导体器件制造的工艺，对于器件的应用和性能产生很定的影响。
在半导体器件生产过程中，晶元在沉积不同的薄膜之后，晶元的应力会产生变化，这种变化会大大影响之后的制版、干法蚀刻、扩散等工艺的进行，进而会影响成形器件的性能。减小晶元应力是半导体工艺一直研究的方向。
本发明的目的即是为克服上述缺陷，提出一种基于薄膜选择性使用湿法改善晶片应力的方法，其通过不同化学和机台对薄膜进行正反面刻蚀，从而使其应力达到需要的程度。其能够减少晶圆中心和边缘覆盖以及临界尺寸差异，减少边缘剥离的产生。
技术实现要素：
本发明提出一种改善晶元表面应力的方法，包括：
在si晶元正面和背面分别依次沉积二氧化碳硅和sin；
在sin表面再沉积一层二氧化硅，以保护sin；
去除晶元正面和背面的二氧化硅；
去除晶元正面sin；
去除晶元背面的部分sin。
可以使用湿法单一工艺分别去除晶元正面和背面的二氧化硅或可利用湿法批工艺同时去除晶元正面和背面的二氧化硅，可通过化学时间控制方法去除晶元背面的部分sin。在湿法工艺中可选择化学药品的选择比，以对晶元表面的薄膜进行选择性刻蚀。
本发明适用于通过正反面sin&背面多晶硅薄膜去除(backsidepolyfilmremove)改善晶元应力的方式。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中各部件的尺寸仅为说明的目的，为示意性的，并非按照比例进行绘制。
附图1是根据本发明方法在si晶元表面形成氧化硅和氮化硅薄膜之后的截面图。
附图中各附图标记指代的部件分别为：1、si晶片；2、氧化硅层；3、sin层。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
扩散工艺过程中晶元正反面都会沉积薄膜，利用批量合成(batch)机台可以对双面进行刻蚀，以及单个机台单面刻蚀，选用高选择比化学药品对薄膜进行刻蚀，调整晶元应力。
如图1所示，在扩散工艺过程中，在si晶片1正面和背面分别依次沉积二氧化碳硅层2和氮化硅层3，在沉积完二氧化硅和氮化硅(ox&sin)之后,可以通过在sin表面再沉积一层二氧化硅层2(ox)，保护表面sin。
接着使用刻蚀工艺去除表面的二氧化硅。可使用湿法单一工艺(wetsingleprocess)去除正面的二氧化硅(ox)，以及去除背面的二氧化硅。也可以使用批工艺对晶元表面的二氧化硅同时进行刻蚀。
二氧化硅的作用在于在后期正面sin去除时，不会把背面sin去除，通过背面sin达到改善应力的作用。
在后期工艺中，也可以把背面二氧化硅(ox)去除后，通过化学时间控制(chemicaltimecontrol)去除背面部分sin，达到新的应力目标。
湿法工艺可以通过批量/单一工艺、以及化学药品的选择比，对晶元正/反面薄膜进行选择性刻蚀，保留需要的薄膜，起到改善晶元应力的作用。
本专利适用于通过正反面sin&背面多晶硅薄膜(backsidepolyfilmremove)去除改善晶元应力的方式。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。