一种抗耐压冲击软关断的IGBT器件结构及其制造方法与流程

本发明涉及一种igbt器件结构及其制造方法，尤其是一种抗耐压冲击软关断的igbt器件结构及其制造方法，属于半导体器件的制造技术领域。

背景技术：

igbt的全称是insulategatebipolartransistor，即绝缘栅双极晶体管。它兼具mosfet和gtr的多项优点，极大的扩展了功率半导体器件的应用领域。作为新型电力半导体器件的主要代表，igbt被广泛用于工业、信息、新能源、医学、交通、军事和航空领域。igbt是目前最重要的功率器件之一。igbt由于具有输入阻抗高,通态压降低，驱动电路简单，安全工作区宽，电流处理能力强等优点，在各种功率开关应用中越来越引起人们的重视。它在电机控制，中频开关电源和逆变器、机器人、空调以及要求快速低损耗的许多领域有着广泛的应用。

igbt的抗耐压冲击能力是考核器件可靠性的重要指标之一，现有的igbt技术中多数是通过提高终端耐压能力，或者降低元胞表面电场，如专利zl201620229014.5具有载流子存储结构的igbt器件等。

igbt关断电流过快将会引起电压的过冲及emi效应，因此也是igbt器件的主要优化方向之一，现有的软关断igbt技术，如专利cn201710827889具有软关断特性的fs型igbt器件，是通过在第一导电类型漂移区设置高电离率区域实现，该方法的缺点是，工艺实现较为困难。

技术实现要素：

本发明的目的是克服现有技术中存在的不足，提出了一种抗耐压冲击软关断igbt器件结构及其制造方法，通过优化背面电场缓冲层结构，用于弱化电场下降斜率，提升器件耐电压冲击能力，同时降低空穴的复合速率，降低电流的关断速度，实现器件的软关断特性，本发明制作工艺与现有igbt工艺兼容，不增加产品技术难度和工艺成本。

为实现以上技术目的，本发明的技术方案是：一种抗耐压冲击软关断的igbt器件结构，包括：在所述igbt器件的俯视平面上，包括位于器件中心区的有源区和位于有源区外围的终端保护区；

在所述igbt器件的截面上，包括第一导电类型漂移区，所述第一导电类型漂移区的上表面为第一主面，下表面为第二主面，所述第二主面侧设置有第二导电类型集电区，其特征在于，在第二主面侧，所述第二导电类型集电区与第一导电类型漂移区间设置有第一导电类型电场缓冲层，从第一主面指向第二主面的方向上，所述第一导电类型电场缓冲层中第一导电类型杂质离子的掺杂浓度分布呈梯度逐渐增大。

进一步地，所述第一导电类型电场缓冲层为一层或多层。

进一步地，所述第一导电类型电场缓冲层中第一导电类型杂质离子的掺杂浓度大于第一导电类型漂移区，且靠近第二导电类型层集电区侧的杂质浓度高于靠近第一导电类型漂移区侧的杂质浓度。

进一步地，所述第二导电类型集电区上设置有集电极金属，所述集电极金属与第二导电类型集电区欧姆接触。

进一步地，在所述igbt器件的截面上，在第一主面上，有源区内，设置有多个被绝缘绝缘介质层包围的沟槽栅电极，各个沟槽栅电极两侧设置有第二导电类型体区，第二导电类型体区内设置有第一导电类型发射区，第二导电类型体区和第一导电类型发射区均与发射极金属欧姆接触；所述沟槽栅电极与发射极金属间被绝缘绝缘介质层隔离，且在任一方向上与发射极金属均无电性连通。

进一步地，对于n型igbt器件，所述第一导电类型为n型导电，所述第二导电类型为p型导电；对于p型igbt器件，所述第一导电类型为p型导电，所述第二导电类型为n型导电。

为了进一步实现以上技术目的，本发明还提出一种抗耐压冲击的igbt器件结构制造方法，其特征在于，包括如下步骤：

第一步：提供一半导体基板，选取第一导电类型半导体材料作为衬底；

第二步：在所述半导体基板上，通过外延工艺生长第一层电场缓冲层；

第三步：在第一层电场缓冲层上继续生长第二层电场缓冲层，直至第n层电场缓冲层，完成第一导电类型电场缓冲层的制作；

第四步：在第一导电类型电场缓冲层上，通过外延工艺生长第一导电类型漂移区；

第五步：在第一主面上，淀积用于刻蚀沟槽的硬掩膜层；

第六步：通过光刻胶选择性的掩蔽，对硬掩膜层进行刻蚀，形成多个用于沟槽刻蚀的硬掩膜窗口，通过硬掩膜窗口，利用各项异性刻蚀在第一导电类型漂移区内形成多个沟槽结构；

第七步：按照常规沟槽栅结构igbt工艺流程，依次形成栅氧化层、栅电极、第二导电类型体区；

第八步：在第一主面上，选择性的注入第一导电类杂质，在第二导电类型体区内形成第一导电类型发射区；

第九步：在第一主面上，淀积绝缘介质层，选择性的刻蚀绝缘介质层形成通孔，在通孔内注入第二导电类型杂质，在通孔下方形成第二导电类型高浓度区域；

第十步，在第一主面上，淀积金属，通过光刻胶掩蔽，选择性刻蚀金属，形成发射极金属电极；

第十一步，对第二主面侧的半导体基板衬底进行减薄，减薄至第一导电类型电场缓冲层与衬底边界，并通过半导体工艺，形成与第一导电类型电场缓冲层邻接的第二导电类型集电区；

第十步，在第二导电类型集电区背面淀积金属，形成集电极金属电极。

进一步地，所述第二步和第三步可以省略，并将第十一步替换为：对第二主面侧的半导体基板衬底进行减薄，减薄至指定厚度，通过多次高能粒子注入第一导电类型杂质，再进行一次低能量第二导电类型杂质注入，然后激光退火，在第二主面形成高浓度且呈梯度分布的第一导电类型电场缓冲层及第二导电类型集电区。

进一步地，所述步骤二和步骤三中的第一层电场缓冲层至第n层电场缓冲层中的第一导电类型杂质离子的掺杂浓度呈梯度逐渐降低。

进一步地，所述半导体基板包括硅基板。

与传统功率igbt器件相比，本发明具有以下优点：

1）本发明igbt器件在正向阻断时，逐步渐变的高浓度第一导电类型缓冲层，使得电场缓慢截止，避免了电场的突变，因此使igbt器件抗电压冲击能力得到大幅提升；

2）同时在器件关断过程中降低空穴的复合速率，降低电流的关断速度，实现器件的软关断特性；

3）本发明制作工艺与现有igbt工艺兼容，不增加产品技术难度和工艺成本。

附图说明

图1是现有的电场截止型igbt器件的剖面图。

图2是本发明实施例的抗耐压冲击软关断的igbt器件结构剖面图。

图3（a）~图3（i）是本发明实施例中igbt器件制造方法剖面示意图，其中：

图3（a）为半导体基板衬底剖面图。

图3（b）为形成n型电场缓冲层的剖面图。

图3（c）为形成n型漂移区的剖面图。

图3（d）为形成硬掩膜层的剖面图。

图3（e）为形成沟槽结构的剖面图。

图3（f）为形成p型体区、栅电极和栅氧化层的剖面图。

图3（g）为形成绝缘介质层、通孔和p+区域的剖面图。

图3（h）为第一主面侧器件结构完成之后的剖面图。

图3（i）为第一主面侧p型集电区形成之后剖面图。

图4为现有的电场截止型igbt器件的电场分布示意图。

图5为本发明实施例的抗耐压冲击软关断的igbt器件的电场分布示意图。

附图标记说明：1-衬底、2-n型电场缓冲层、2-1-第一层电场缓冲层、2-2-第二层电场缓冲层、2-3-第三层电场缓冲层、3-n型漂移区、4-硬掩膜层、5-沟槽结构、6-栅氧化层、7-栅电极、8-p型体区、9-n型发射区、10-绝缘介质层、11-p型高浓度区域、12-发射极金属、13-p型集电区、14-集电极金属电极。

具体实施方式

下面结合具体附图和实施例对本发明作进一步说明。

如图2所示，以n型导电类型为例的一种抗耐压冲击软关断的igbt器件结构，包括：在所述igbt器件的俯视平面上，包括位于器件中心区的有源区和位于有源区外围的终端保护区；

在所述igbt器件的截面上，包括n型漂移区3，所述n型漂移区3的上表面为第一主面001，下表面为第二主面002，所述第二主面002侧设置有p型集电区13，其特征在于，在第二主面002侧，所述p型集电区13与n型漂移区3间设置有n型电场缓冲层2，所述n型电场缓冲层2为三层，从第一主面001指向第二主面002的方向上，所述n型电场缓冲层2中n型杂质离子的掺杂浓度分布呈梯度逐渐增大（即第一层电场缓冲层2-1的杂质浓度大于第二层电场缓冲层2-2，第二层电场缓冲层2-2杂质浓度大于第三层电场缓冲层2-3），所述n型电场缓冲层2中n型杂质离子的掺杂浓度大于n型漂移区3，且靠近p型层集电区13侧的杂质浓度高于靠近n型漂移区3侧的杂质浓度。

本实施例中在所述igbt器件的截面上，所述p型集电区13上设置有集电极金属14，所述集电极金属14与p型集电区13欧姆接触。

在第一主面001上，有源区内，设置有多个被绝缘介质层10包围的沟槽栅电极结构，各个沟槽栅电极结构两侧设置有p型体区8，p型体区8内设置有n型发射区9，p型体区8和n型发射区9均与发射极金属12欧姆接触；所述沟槽栅电极结构与发射极金属12间被绝缘介质层10隔离，且在任一方向上与发射极金属均无电性连通，所述沟槽栅电极结构包括沟槽结构5内的栅电极7及包裹栅电极7的栅氧化层6.

如上实施例的抗耐压冲击软关断的igbt器件结构的制造方法，其特征在于，包括如下步骤：

第一步：提供一半导体基板，选取n型半导体材料作为衬底；

本实施例中所述半导体基板包括硅基板；

第二步：在所述半导体基板上，通过外延工艺生长第一层电场缓冲层2-1；

第三步：在第一层电场缓冲层2-1上继续生长第二层电场缓冲层2-2，在第二层电场缓冲层2-2上继续生长第三层电场缓冲层2-3，完成n型电场缓冲层2的制作；

第一层电场缓冲层2-1的浓度范围为4e14~9e14，第二层电场缓冲层2-2的浓度范围为9e14~2e15，第三层电场缓冲层2-3的浓度范围为2e15~5e15；

第四步：在n型电场缓冲层2上，通过外延工艺生长n型漂移区3；

第五步：在第一主面001上，淀积用于刻蚀沟槽的硬掩膜层4；

第六步：通过光刻胶选择性的掩蔽，对硬掩膜层4进行刻蚀，形成多个用于沟槽刻蚀的硬掩膜窗口，通过硬掩膜窗口，利用各项异性刻蚀在n型漂移区3内形成多个沟槽结构5；

第七步：按照常规沟槽栅结构igbt工艺流程，依次形成栅氧化层6、栅电极7、p型体区8，此为本领域技术人员所熟知，此处不再赘述；

第八步：在第一主面001上，选择性的注入n杂质，在p型体区8内形成n型发射区9，此为本领域技术人员所熟知，此处不再赘述；

第九步：在第一主面001上，淀积绝缘介质层10，选择性的刻蚀绝缘介质层10形成通孔，在通孔内注入p型杂质，在通孔下方形成p型高浓度区域11；

第十步，在第一主面001上，淀积金属，通过光刻胶掩蔽，选择性刻蚀金属，形成发射极金属电极12；

第十一步，对第二主面002侧的半导体基板衬底进行减薄，减薄至n型电场缓冲层2与衬底边界，并通过半导体工艺，形成与n型电场缓冲层2邻接的p型集电区13；

第十步，在p型集电区13背面淀积金属，形成集电极金属电极14。

如上实施例的制作方法中的n型电场缓冲层2的制作还可以通过离子注入完成，具体步骤为，对第二主面002侧的半导体基板衬底进行减薄，减薄至指定厚度，指定厚度是根据器件所需的耐压决定的，通过多次高能粒子注入n型杂质离子，再进行一次低能量p型杂质离子注入，然后激光退火，在第二主面002上形成高浓度且呈梯度分布的n型电场缓冲层2及p型集电区13。

如图5所示，当本发明器件耐压时，集电极金属电极14接高电压，栅电极7与发射极金属电极12接低电压，由于n型漂移区3和p型集电区13间设置了呈浓度梯度的n型电场缓冲层2，且n型电场缓冲层2的杂质浓度大于n型漂移区3，因此，n型电场缓冲层2的电阻小于n型漂移区3，igbt器件在正向阻断时，逐步渐变的高浓度n型缓冲层，使得电场缓慢截止，避免了电场的突变（如图4所示），因此使igbt器件抗电压冲击能力得到大幅提升，同时，由于n型电场缓冲层2呈浓度梯度的浓度分布，空穴在此处的复合也将是缓慢的消失，实现了器件的软关断特性。

以上对本发明及其实施方式进行了描述，该描述没有限制性，附图中所示的也只是本发明的实施方式之一，实际结构并不局限于此。总而言之如果本领域的普通技术人员受其启示，在不脱离本发明创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本发明的保护范围。