一种两层堆叠的带通滤波器射频芯片的制作方法

本实用新型涉及半导体射频芯片制造领域，特别涉及一种两层堆叠的带通滤波器射频芯片。

背景技术：

在现有设计中，如图1所示，带通滤波器射频芯片1和无源馈电网络2采用分离的设计模式；带通滤波器射频芯片1作用是将射频信号进行带通滤波后传输至有源射频功能芯片3，无源直流滤波馈电网络2多采用混合电路集基片部分设计完成，在电路基片上安装射频电感和电容，完成对有源射频功能芯片3的馈电功能。

现有产品中，采用分离式设计的带通滤波器射频芯片1和无源馈电网络2占用体积大，且由于加电方向和加电形式限制，一个无源馈电网络2只能为一个射频芯片加电，所以在系统封装(SIP)过程中，一个封装所能集成的芯片数量非常有限。

技术实现要素：

本实用新型所要解决的技术问题是：提出一种两层堆叠的带通滤波器射频芯片，解决传统技术中带通滤波器射频芯片与无源馈电网络采用分离式设计，造成系统封装中能够集成的芯片数量非常有限的问题。

本实用新型解决其技术问题所采用的技术方案是：一种两层堆叠的带通滤波器射频芯片，包括：位于顶层的带通滤波器射频芯片及位于底层的无源馈电网络射频芯片，所述带通滤波器射频芯片与所述无源馈电网络射频芯片对位堆叠键合成一个整体：所述带通滤波器射频芯片的背面上设计有位于上部位置的第一连接凸点和第二连接凸点，位于下部位置的第三连接凸点和第四连接凸点；所述无源馈电网络射频芯片的正面上设计有位于上部位置的第五连接凸点和第六连接凸点，位于下部位置的第七连接凸点和第八连接凸点；所述第一连接凸点和第二连接凸点分别与第五连接凸点和第六连接凸点对位键合；所述第三连接凸点和第四连接凸点分别与第七连接凸点和第八连接凸点对位键合。

作为进一步优化，所述带通滤波器射频芯片采用共面波导和微带线相结合的传输模式，其包括输入端口、输出端口、接地端、带通滤波网络、传输线电路；所述带通滤波网络通过传输线电路连接输入端口和输出端口；所述传输线电路为微带线；所述接地端通过设置于带通滤波器射频芯片背面对应的接地凸点键合到地，输入端口和输出端口分别通过金丝键合连接输入、输出射频电路。

作为进一步优化，所述无源馈电网络射频芯片包括两路无源馈电网络射频电路，其中一路无源馈电网络射频电路的输入端与输出端分别对应连通第五连接凸点和第六连接凸点，第六连接凸点通过金丝键合为一个有源射频功能芯片提供直流馈电；另外一路无源馈电网络射频电路的输入端与输出端分别对应连通第七连接凸点和第八连接凸点，第八连接凸点通过金丝键合为另一个有源射频功能芯片提供直流馈电。

作为进一步优化，在所述无源馈电网络射频芯片的正面与带通滤波器射频芯片的背面设置接地凸点的对应位置也设置有接地凸点，无源馈电网络射频芯片的接地凸点和带通滤波器射频芯片的接地凸点对位键合。

本实用新型的有益效果是：实现了对带通滤波器射频芯片及无源馈电网络射频芯片的三维堆叠互连，从而设计出一款既可以完成对射频信号进行带通滤波，又可以为有源射频信号进行加电的芯片产品，减小了芯片占用体积；此外，由于无源馈电网络采用芯片集成设计，一颗芯片中可以集成两路无源直流滤波馈电网络射频电路，可以对两个射频功能芯片进行直流馈电,从而增加了同一封装内封装的功能芯片的数量。

附图说明

图1为传统技术中的带通滤波器射频芯片和无源馈电网络分离式设计示意图；

图2a为本实用新型中带通滤波器射频芯片三维凸点设计示意图，2b为其侧视图；

图3a为本实用新型中无源馈电网络三维凸点设计示意图，3b为其侧视图；

图4为带通滤波器射频芯片与无源馈电网络对位键合示意图；

图5为本实用新型中两层堆叠的带通滤波器射频芯片应用示意图。

具体实施方式

本实用新型旨在提出一种两层堆叠的带通滤波器射频芯片，解决传统技术中带通滤波器射频芯片与无源馈电网络采用分离式设计，造成系统封装中能够集成的芯片数量非常有限的问题。

下面结合附图及实施例对本实用新型的方案作进一步的描述：

实施例：

本实施例中的两层堆叠的带通滤波器射频芯片由上、下两层芯片对位键合而成，其包括位于上层(顶层)的带通滤波器射频芯片，位于下层(底层)的无源馈电网络射频芯片；

其中，带通滤波器射频芯片如图2a所示，在背面上设计有位于上部位置的第一连接凸点4和第二连接凸点5，位于下部位置的第三连接凸点6和第四连接凸点7；其中第一连接凸点4和第二连接凸点5为无源馈电网络射频芯片的一组平面连接端口，第三连接凸点6和第四连接凸点7为无源馈电网络射频芯片的另一组平面连接端口；带通滤波器射频芯片的输入端口S1、输出端口S2采用共面波导传输模式，可以通过金丝键合连接输入、输出射频电路，接地端(图中未示意)通过接地凸点13键合到地，带通滤波网络由MIM电容C1、C2、C3、C4以及平面螺旋电感L1、L2、L3组成，其通过传输线电路连接输入端口S1和输出端口S2；射频传输电路采用微带线12，表面镀金；带通滤波器射频芯片的侧视图如2b所示；

无源馈电网络射频芯片如图3a所示，在其正面上设计有位于上部位置的第五连接凸点8和第六连接凸点9，位于下部位置的第七连接凸点10和第八连接凸点11；无源馈电网络射频芯片包括两路无源馈电网络射频电路，一路由MIM电容C5和平面螺旋电感L4构成，此路射频电路的输入端与输出端分别对应连通第五连接凸点8和第六连接凸点9，第六连接凸点9通过金丝键合可以为一个有源射频功能芯片提供直流馈电；另外一路无源馈电网络射频电路由MIM电容C6和平面螺旋电感L5构成，此路无源馈电网络射频电路的输入端与输出端分别对应连通第七连接凸点10和第八连接凸点11，第八连接凸点11通过金丝键合可以为另一个有源射频功能芯片提供直流馈电。

此外，在无源馈电网络射频芯片的正面与带通滤波器射频芯片的背面设置接地凸点13的对应位置也设置有接地凸点14，无源馈电网络射频芯片的侧视图如图3b所示。

图4示意了将带通滤波器射频芯片与无源馈电网络射频芯片进行堆叠的情况，其中，第一连接凸点4和第二连接凸点5分别与第五连接凸点8和第六连接凸点9对位键合；所述第三连接凸点6和第四连接凸点7分别与第七连接凸点10和第八连接凸点11对位键合；带通滤波器射频芯片的接地凸点13与无源馈电网络射频芯片的接地凸点14对位键合。

如图5所示，堆叠后的带通滤波器射频芯片既可以对射频信号进行带通滤波，又可以为有源射频功能芯片进行加电，且由于无源馈电网络射频芯片中采用了两路网络射频电路设计，因此，可以为两个有源射频功能芯片加电，从而实现了更多射频功能芯片的系统封装。

为使本实用新型中的两层堆叠的带通滤波器射频芯片的实现过程及原理更加清晰，现具体阐释其设计工艺：

a.首先，建立芯片电路模型；

b.然后，根据建立模型进行GaAs芯片后端设计，进行工艺设计转化；

c.带通滤波器射频芯片进行晶圆流片；

d.带通滤波器射频芯片晶圆三维集成工艺处理(在其背面通过深孔蚀刻、介质沉淀、导电填充与电镀等工艺)集成连接凸点；

e.带通滤波器射频芯片晶圆切割，切割成单个芯片；

f.无源馈电网络射频芯片晶圆流片生产；

g.无源馈电网络射频芯片晶圆三维集成工艺处理(在其正面通过深孔蚀刻、介质沉淀、导电填充与电镀等工艺)集成连接凸点；

h.无源馈电网络射频芯片晶圆切割，切割成单个芯片；

i.将带通滤波器射频芯片和无源馈电网络射频芯片进行凸点对位键合；

j.对成型的芯片安装在测试架上进行电参数及工艺参数终测。

需要指出的是，本说明书并非是要将本实用新型局限在所示和所述的具体结构和适用范围内，凡是所有可能被利用的相应修改以及等同物，均属于本实用新型所申请的专利范围。