双向瞬态电压抑制二极管的制作方法

本实用新型涉及二极管，特别涉及一种双向瞬态电压抑制二极管。

背景技术：

齐纳二极管(zener diode)已被广泛使用。当反向崩溃电压变小时，齐纳二极管的空乏区(depletion region)将会变窄且具有较高的内部电容值。随着电子装置的尺寸愈缩愈小，体积较小的瞬态电压抑制装置即有其市场需求。然而，如果只是单纯的将齐纳二极管的体积变小，由于PN结的面积变小时将会增高其阻值，进而将导致瞬态电压抑制装置的钳制电压上升。现有的瞬态抑制二极管中也有体积较小的，但是其实际上仅为单向性，无法同时保证正向及负向的信号。

技术实现要素：

针对上述现有技术的不足，本实用新型所要解决的技术问题是：提供一种体积较小且能满足双向的瞬态电压抑制二极管。

本实用新型所述的一种双向瞬态电压抑制二极管，包括P型基板、N型埋藏层、LED半导体芯片、第一至第五扩散区域，所述LED半导体芯片形成于基板的表面上，所述LED半导体芯片的表面远离该基板的表面，所述N型埋藏层设置于P型基板与LED半导体芯片之间，所述N型埋藏层与P型基板形成一第一半导体接面，所述N型埋藏层的表面远离于该基板的表面，所述第一扩散区域形成于该基板的表面上，使得所述第一扩散区域与P型基板形成一第二半导体接面，所述第二扩散区域形成于该N型埋藏层的表面上，所述第三扩散区域形成于第一扩散区域内，所述第四扩散区域通过该LED半导体芯片的表面形成于第三扩散区域内，所述第四扩散区域与第三扩散区域形成一第三半导体接面，所述第五扩散区域通过该LED半导体芯片的表面形成于第二扩散区域内，所述第五扩散区域与第二扩散区域形成一第四半导体接面，所述第一半导体接面与第四半导体接面串联以形成一第一瞬态电压抑制电路，该第二半导体接面与该第三半导体接面串联以形成一第二瞬态电压抑制电路，且该第一瞬态电压抑制电路可以与该第二瞬态电压抑制电路以反向并联的方式耦接。

其中，所述第一扩散区域自LED半导体芯片的表面延伸至该基板表面。

其中，所述第二扩散区域自该LED半导体芯片的表面延伸至该N型埋藏层的表面。

进一步的，所述双向瞬态电压抑制二极管还包括两个第一绝缘区域、两个第二绝缘区域，所述两个第一绝缘区域位于第一扩散区域与LED半导体芯片之间，并且自该LED半导体芯片的表面延伸至基板表面，所述两个第二绝缘区域位于第二扩散区域与LED半导体芯片之间，并且自该LED半导体芯片的表面延伸至埋藏层表面。

其中，所述两个第一绝缘区域为具有高浓度的P型掺杂物。

其中，所述两个第二绝缘区域为具有高浓度的N型掺杂物。

其中，所述P型基板为硅基板。

其中，所述第一扩散区域为N型，所述第二扩散区域为N型，所述第三扩散区域为N+型，所述第四扩散区域为P+型，所述第五扩散区域为P+型。

本实用新型中，当正向的过量瞬态电压事件发生时，由该第四半导体接面至该第一半导体接面的瞬态电流将会被导通分流。当负向的过量瞬态电压事件发生时，由该第二半导体接面至该第三半导体接面的瞬态电流将会被导通分流，进而可实现双向瞬态电压抑制功能。而且，本实用新型所述的一种双向瞬态电压抑制二极管体积较小。

附图说明

图1是本实用新型一种双向瞬态电压抑制二极管的较佳实施方式的结构示意图。

图2是本实用新型一种双向瞬态电压抑制二极管的另一较佳实施方式的结构示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

请参考图1所示，为本实用新型一种双向瞬态电压抑制二极管的较佳实施方式的结构示意图。所述双向瞬态电压抑制二极管的较佳实施方式包括P型基板1、N型埋藏层2、LED半导体芯片3、第一至第五扩散区域4-8。

本实施方式中，所述P型基板1为硅基板，所述P型基板1具有一基板表面100。所述LED半导体芯片3形成于基板表面100上，所述LED半导体芯片3的表面远离该基板表面100。本实施方式中，所述LED半导体芯片3为是P型的半导体芯片。所述N型埋藏层2设置于P型基板1与LED半导体芯片3之间。因此，所述N型埋藏层2与P型基板1形成一第一半导体接面。

所述N型埋藏层11的表面远离于该基板表面100。

所述第一扩散区域4形成于该基板表面100上。具体来说，所述第一扩散区域4自LED半导体芯片3的表面300延伸至该基板表面100，使得所述第一扩散区域4与P型基板2形成一第二半导体接面。本实施方式中，所述第一扩散区域4为N型。

所述第二扩散区域5形成于该N型埋藏层2的表面200上。具体来说，所述第二扩散区域5自该LED半导体芯片3的表面300延伸至该N型埋藏层2的表面200。本实施方式中，所述第二扩散区域5为N型。

所述第三扩散区域6形成于第一扩散区域4内。所述第四扩散区域7通过该LED半导体芯片3的表面300形成于第三扩散区域6内。因此，所述第四扩散区域7与第三扩散区域6将会形成一第三半导体接面。所述第五扩散区域8通过该LED半导体芯片3的表面300形成于第二扩散区域5内。因此，所述第五扩散区域8与第二扩散区域5将会形成一第四半导体接面。本实施方式中，所述第三扩散区域6为N+型，所述第四扩散区域7为P+型，所述第五扩散区域8为P+型。

本实施方式中，所述第一半导体接面与第四半导体接面可以串联以形成一第一瞬态电压抑制电路，该第二半导体接面与该第三半导体接面可以串联以形成一第二瞬态电压抑制电路。并且，该第一瞬态电压抑制电路可以与该第二瞬态电压抑制电路以反向并联的方式耦接。当正向的过量瞬态电压事件发生时，由该第四半导体接面至该第一半导体接面的瞬态电流将会被导通分流。当负向的过量瞬态电压事件发生时，由该第二半导体接面至该第三半导体接面的瞬态电流将会被导通分流。

请继续参考图2所示，其为本实用新型所述的一种双向瞬态电压抑制二极管的另一较佳实施方式的结构示意图。所述双向瞬态电压抑制二极管的另一较佳实施方式还包括两个第一绝缘区域9及10、两个第二绝缘区域11及12。所述第一绝缘区域9及10位于第一扩散区域4与LED半导体芯片3之间，并且自该LED半导体芯片3的表面延伸至基板表面。本实施方式中，所述第一绝缘区域9及10为具有高浓度的P型掺杂物。所述第二绝缘区域11及12位于第二扩散区域5与LED半导体芯片3之间，并且自该LED半导体芯片3的表面延伸至埋藏层表面。本实施方式中，所述第二绝缘区域11及12为具有高浓度的N型掺杂物。所述两个第一绝缘区域9及10与两个第二绝缘区域11及12均用以提供绝缘功能。

以上仅为本实用新型的实施方式，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本实用新型的专利保护范围内。