半导体装置的制作方法

本申请基于2016年11月15日提出的日本专利申请第2016－222540号，这里通过参照而引用其记载内容。

本发明涉及形成有沟槽栅型的绝缘栅型双极晶体管(以下简称作igbt)元件的半导体装置。

背景技术：

以往，提出了使用形成有igbt元件的半导体装置作为在逆变器等中使用的开关元件的技术(例如，参照专利文献1)。例如，形成有igbt元件的半导体装置具有n^－型的漂移层，在该漂移层上形成有p型的基极层。并且，以将基极层贯通的方式形成有多个沟槽，在各沟槽中，以将沟槽的壁面覆盖的方式形成有栅极绝缘膜，并且在栅极绝缘膜上形成有栅极电极。进而，在基极层的表层部，以与沟槽的侧面相接的方式形成有n⁺型的发射极区域。

此外，在夹着漂移层而与基极层相反的一侧，形成有p型的集电极层。并且，形成有与基极层及发射极区域电连接的上部电极，并形成有与集电极层电连接的下部电极。

在这样的半导体装置中，为了实现导通损耗的降低，将多个栅极电极的一部分栅极电极与上部电极连接而设为与该上部电极相同的电位。即，将多个栅极电极的一部分栅极电极作为伪栅极电极。

现有技术文献

专利文献

专利文献1：日本特开2004－22941号公报

技术实现要素：

但是，在上述半导体装置中，本发明者们的详细研究表明，由于栅极电极的一部分与上部电极连接，所以当从不流过电流的截止状态向使电流流过的导通状态转移时，开关损耗容易变大。

本发明的目的在于，提供能够减少从截止状态向导通状态转移时的开关损耗的半导体装置。

根据本发明的1个技术方案，半导体装置具备：第1导电型的漂移层；第2导电型的基极层，形成在漂移层上；第2导电型的集电极层，形成在漂移层中的基极层侧的相反侧；栅极绝缘膜，分别形成在以将基极层贯通而到达漂移层的方式形成的多个沟槽的壁面；多个栅极电极，分别形成在栅极绝缘膜上；第1导电型的发射极区域，形成在基极层的表层部，与沟槽相接；第1电极，与基极层及发射极区域电连接；以及第2电极，与集电极层电连接；多个栅极电极中，一部分的栅极电极被施加栅极电压，其余部分的栅极电极通过与第1电极电连接而成为与第1电极相同的电位；设配置一部分的栅极电极的沟槽为第1沟槽，设配置其余部分的栅极电极的沟槽为第2沟槽，设形成于第1沟槽的壁面的栅极绝缘膜为第1栅极绝缘膜，设形成于第2沟槽的壁面的栅极绝缘膜为第2栅极绝缘膜，第2栅极绝缘膜之中在第2沟槽的侧面的与漂移层相接的区域上形成的所有部分的每单位面积的第2电容，被设为第1栅极绝缘膜之中在第1沟槽的侧面的与基极层相接的区域上形成的部分的每单位面积的第1电容以下，并且至少一部分的第2电容比第1电容小。

由此，半导体装置当从截止状态向导通状态转移时，在漂移层中的与第2沟槽相接的部分不易形成反型层，耗尽层的扩展被抑制。因而，在这样的半导体装置中，能够抑制供给到漂移层中的载流子(例如空穴)经由反型层移出。因此，这样的半导体装置能够较早地使集电极－发射极间电压下降到最小值，能够实现开关损耗的减小。

附图说明

图1是第1实施方式的半导体装置的剖视图。

图2是表示半导体装置从截止状态向导通状态转移时的栅极－发射极间电压vge、集电极－发射极间电流ice以及集电极－发射极间电压vce的关系的时间图。

图3a是表示图1所示的半导体装置在图2中的时点t1的空穴密度的仿真结果。

图3b是表示图1所示的半导体装置在图2中的时点t2的空穴密度的仿真结果。

图3c是表示图1所示的半导体装置在图2中的时点t3的空穴密度的仿真结果。

图3d是表示图1所示的半导体装置在图2中的时点t4的空穴密度的仿真结果。

图3e是表示图1所示的半导体装置在图2中的时点t5的空穴密度的仿真结果。

图3f是表示图1所示的半导体装置在图2中的时点t6的空穴密度的仿真结果。

图3g是表示图1所示的半导体装置在图2中的时点t7的空穴密度的仿真结果。

图4a是表示以往的半导体装置在图2中的时点t1的空穴密度的仿真结果。

图4b是表示以往的半导体装置在图2中的时点t2的空穴密度的仿真结果。

图4c是表示以往的半导体装置在图2中的时点t3的空穴密度的仿真结果。

图4d是表示以往的半导体装置在图2中的时点t4的空穴密度的仿真结果。

图4e是表示以往的半导体装置在图2中的时点t5的空穴密度的仿真结果。

图4f是表示以往的半导体装置在图2中的时点t6的空穴密度的仿真结果。

图4g是表示以往的半导体装置在图2中的时点t7的空穴密度的仿真结果。

图5是表示与图4e对应的空穴电流的仿真结果。

图6是第2实施方式的半导体装置的剖视图。

图7是第3实施方式的半导体装置的剖视图。

图8是第4实施方式的半导体装置的剖视图。

具体实施方式

以下，基于附图对本发明的实施方式进行说明。另外，在以下的各实施方式中，对于相互相同或等同的部分赋予相同的附图标记而进行说明。

(第1实施方式)

对第1实施方式进行说明。另外，本实施方式的半导体装置适合作为在例如逆变器、dc/dc变换器等的电源电路中使用的功率开关元件来使用。

如图1所示，半导体装置具有作为漂移层11发挥功能的n^－型的半导体基板10。并且，在漂移层11上(即，半导体基板10的一面10a侧)，形成有p型的基极层12。

此外，在半导体基板10，形成有将基极层12贯通而到达漂移层11的多个沟槽13a、13b，基极层12被多个沟槽13a、13b隔断。在本实施方式中，多个沟槽13a、13b沿着半导体基板10的一面10a的面方向中的一个方向(即，图1中纸面进深方向)以条状等间隔地形成。以下，设沟槽13a为第1沟槽13a、设沟槽13b为第2沟槽13b而进行说明。

第1沟槽13a被第1栅极绝缘膜14a和第1栅极电极15a填埋，第1栅极绝缘膜14a以将第1沟槽13a的壁面覆盖的方式形成，第1栅极电极15a形成在该第1栅极绝缘膜14a之上。同样，第2沟槽13b被第2栅极绝缘膜14b和第2栅极电极15b填埋，第2栅极绝缘膜14b以将第2沟槽13b的壁面覆盖的方式形成，第2栅极电极15b形成在该第2栅极绝缘膜14b之上。

另外，在本实施方式中，第1栅极绝缘膜14a及第2栅极绝缘膜14b分别由硅氧化膜(sio2)等构成，第1栅极电极15a及第2栅极电极15b分别由多晶硅等构成。此外，在本实施方式中，第1沟槽13a及第2沟槽13b在与第1沟槽13a及第2沟槽13b的延伸设置方向正交且沿着半导体基板10的面方向的方向(即，图1中纸面左右方向)上交替地形成。但是，第1沟槽13a及第2沟槽13b例如也可以在与第1沟槽13a及第2沟槽13b的延伸设置方向正交且沿着半导体基板10的面方向的方向上各集中形成多个，配置顺序可以适当变更。

这里，对本实施方式的第1栅极绝缘膜14a及第2栅极绝缘膜14b的结构进行说明。

第1栅极绝缘膜14a在第1沟槽13a的壁面上按每部分而厚度大致均匀。具体而言，第1栅极电极15a如后述那样，与外部的栅极电路连接，被从该栅极电路施加规定的栅极电压，以使得在基极层12中的与第1沟槽13a相接的部分形成反型层(即沟道区域)。即，第1栅极绝缘膜14a中的与基极层12相接的部分的厚度被规定为能够形成反型层的厚度。换言之，第1栅极绝缘膜14a中的与基极层12相接的部分的厚度由决定mos栅极的阈值电压vth的部分的厚度规定。并且，第1栅极绝缘膜14a的其他部分的厚度也等于第1栅极绝缘膜14a中的与基极层12相接的部分的厚度。

第2栅极绝缘膜14b在第2沟槽13b的壁面上按每部分而厚度大致均匀。但是，第2栅极绝缘膜14b整体上比第1栅极绝缘膜14a的厚度厚，在本实施方式中，是第1栅极绝缘膜14a的2倍的厚度。

这里，在第2栅极绝缘膜14b中，在第2沟槽13b的侧面且与漂移层11相接的区域上形成的部分的每单位面积的电容设为第2电容。此外，在第1栅极绝缘膜14a中，在第1沟槽13a的侧面且与基极层12相接的区域上形成的部分的每单位面积的电容为第1电容。

并且，所有部分的第2电容设为第1电容以下。在本实施方式中，由于第2栅极绝缘膜14b的厚度整体上比第1栅极绝缘膜14a的厚度厚，所以所有部分的第2电容比第1电容小。

在基极层12的表层部，形成有n⁺型的发射极区域16及p⁺型的体(body)区域17。具体而言，发射极区域16以比漂移层11高的杂质浓度构成，以止于基极层12内并且与第1沟槽13a的侧面相接的方式形成。另一方面，体区域17以比基极层12高的杂质浓度构成，与发射极区域16同样，以止于基极层12内的方式形成。

更详细地讲，发射极区域16沿着第1沟槽13a的延伸设置方向以与该第1沟槽13a的侧面相接的方式以棒状延伸设置，相比于第1沟槽13a的顶端而言止于内侧。体区域17沿着第2沟槽13b的延伸设置方向以与该第2沟槽13b的侧面相接的方式以棒状延伸设置，相比于第2沟槽13b的顶端而言止于内侧。此外，体区域17以半导体基板10的一面10a为基准而形成得比发射极区域16深。

在半导体基板10的一面10a上，形成有由bpsg(boro－phosphosilicateglass的简写)等构成的层间绝缘膜18。层间绝缘膜18形成有使发射极区域16的一部分及体区域17露出的第1接触孔18a，并且形成有使第2栅极电极15b露出的第2接触孔18b。并且，在层间绝缘膜18上形成有上部电极19，该上部电极19经由第1接触孔18a而与发射极区域16及体区域17电连接、并且经由第2接触孔18b而与第2栅极电极15b连接。即，在本实施方式中，第2栅极电极15b被设为与上部电极19相同的电位，作为所谓的伪栅极电极发挥功能。

另外，在本实施方式中，第1栅极电极15a相当于一部分的栅极电极，第2栅极电极15b相当于其余的栅极电极，上部电极19相当于第1电极。此外，第1栅极电极15a经由未图示的栅极布线及栅极焊盘等而与外部的栅极电路电连接，被从该栅极电路施加规定的栅极电压。

在漂移层11中的与基极层12侧相反的一侧(即，半导体基板10的另一面10b侧)，形成有n型的场截止(fieldstop)层(以下简称作fs层)20。该fs层20不是一定需要的，但为了通过防止耗尽层的扩大而实现耐压和稳态损耗的性能提高、并且控制从半导体基板10的另一面10b侧注入的空穴的注入量而具备。

并且，在夹着fs层20而与漂移层11相反的一侧，形成有p型的集电极层21，在集电极层21上(即，半导体基板10的另一面10b上)，形成有与集电极层21电连接的下部电极22。另外，在本实施方式中，下部电极相当于第2电极。

以上是本实施方式的半导体装置的结构。另外，在本实施方式中，n⁺型、n^－型相当于第1导电型，p型、p⁺型相当于第2导电型。

接着，关于上述半导体装置，对从没有流过电流的截止状态向流过电流的导通状态转移时的状态进行说明。

另外，以下，参照图2～图5，与第2栅极绝缘膜14b的厚度等于第1栅极绝缘膜14a的厚度、第2栅极电极15b与上部电极19电连接的半导体装置(以下称作以往的半导体装置)比较而进行说明。此外，图3a～图3f是表示图2中的各时点的本实施方式的半导体装置的空穴密度的仿真结果，图4a～图4f是表示图2中的各时点的以往的半导体装置的空穴密度的仿真结果。具体而言，图3a及图4a表示时点t1的空穴密度，图3b及图4b表示时点t2的空穴密度，图3c及图4c表示时点t3的空穴密度，图3d及图4d表示时点t4的空穴密度。此外，图3e及图4e表示时点t5的空穴密度，图3f及图4f表示时点t6的空穴密度，图3g及图4g表示时点t7的空穴密度。

当上述半导体装置从截止状态向导通状态转移时，在将上部电极19接地并且对下部电极22施加了正电压的状态下从外部的栅极电路向第1栅极电极15a施加规定的栅极电压。由此，栅极－发射极间电压vge逐渐上升。然后，半导体装置如果在时点t1第1栅极电极15a的栅极电位成为mos栅极的阈值电压vth以上，则在基极层12中的与第1沟槽13a相接的部分形成反型层(即沟道区域)。并且，半导体装置中，从发射极区域16经由反型层向漂移层11供给电子，并且从集电极层21向漂移层11供给空穴。由此，半导体装置中，通过电导率调制而漂移层11的电阻值下降，开始流过集电极－发射极间电流ice，并且集电极－发射极间电压(以下简称作集电极电压)vce开始下降。

并且，在以往的半导体装置中，集电极电压vce在时点t7成为最小值后大致固定。相对于此，在本实施方式的半导体装置中，在时点t7以前的时点t6成为最小值后大致固定。即，在本实施方式的半导体装置中，与以往的半导体装置相比能够更早地使集电极电压vce下降到最小值，能够实现从截止状态向导通状态转移时的开关损耗的减小。

对具体原理进行说明。在第2栅极电极15b与上部电极19电连接的半导体装置中，当从截止状态向导通状态转移时，电荷被积蓄在第2沟槽13b中的与漂移层11相接的部分而形成p型的反型层。并且，如图3a及图4a所示，在漂移层11中，在与该反型层之间构成的耗尽层d扩展。

然后，在以往的半导体装置中，如图4b～图4g的各图所示，通过漂移层11的空穴密度的逐渐变高，耗尽层d变小。并且，如图4g所示，在以往的半导体装置中，在时点t7，耗尽层d从第2沟槽13b的侧面附近消失。但是，在到耗尽层d消失为止的过程中，如图5中的箭头a所示，被供给到漂移层11中的空穴经由耗尽层d而被向反型层吸引，穿过反型层而移出到基极层12侧。因此，在以往的半导体装置中，如图2所示，从时点t3附近起，集电极电压vce的下降变缓，集电极电压vce达到最小值的期间变长。

相对于此，在本实施方式中，第2栅极绝缘膜14b比第1栅极绝缘膜14a厚，第2电容比第1电容小。因此，在本实施方式的半导体装置中，与以往的半导体装置相比，漂移层11中的与第2沟槽13b相接的区域中积蓄的电荷变少。即，在本实施方式的半导体装置中，如图3a所示，与图4a相比，耗尽层d的扩展被抑制。并且，在本实施方式的半导体装置中，由于耗尽层d的扩展被抑制，供给到漂移层11中的空穴难以移出到基极层12侧。因此，在本实施方式的半导体装置中，如图3b～图3g的各图所示，耗尽层d逐渐变小，这是与以往的半导体装置同样的，但如图3f所示，在时点t6，耗尽层d从第2沟槽13b的侧面附近消失。因而，在本实施方式的半导体装置中，与以往的半导体装置相比，能够较早地使集电极电压vce下降到最小值，能够减小从截止状态向导通状态转移时的开关损耗。

如以上说明的那样，在本实施方式的半导体装置中，第2栅极绝缘膜14b比第1栅极绝缘膜14a厚，第2电容比第1电容小。因此，在本实施方式的半导体装置中，在使半导体装置从截止状态向导通状态转移时，在漂移层11中的与第2沟槽13b相接的部分难以形成反型层，能够抑制耗尽层d的扩展。因而，在本实施方式的半导体装置中，能够抑制供给到漂移层11中的空穴经由反型层而移出，能够较早地使集电极电压vce下降到最小值，所以能够实现开关损耗的减小。

(第2实施方式)

对第2实施方式进行说明。本实施方式相对于第1实施方式变更了第2栅极绝缘膜14b的结构，关于其他，与第1实施方式是同样的，所以这里省略说明。

在本实施方式中，如图6所示，第2栅极绝缘膜14b的在第2沟槽13b中的与基极层12相接的区域上形成的部分的厚度等于第1栅极绝缘膜14a的厚度。并且，第2栅极绝缘膜14b的在第2沟槽13b中的与漂移层11相接的区域上形成的部分的厚度比第1栅极绝缘膜14a的厚度厚。

更详细地讲，第2栅极绝缘膜14b中，在第2沟槽13b中的与漂移层11相接的区域上形成的部分中的该第2沟槽13b的底部侧的部分变厚。并且，第2栅极绝缘膜14b中，在第2沟槽13b中的与漂移层11相接的区域上形成的部分中的基极层12侧的部分与第1栅极绝缘膜14a的厚度相等。换言之，第2栅极电极15b的位于基极层12侧的部分的宽度等于第1栅极电极15a的宽度，第2栅极电极15b的位于漂移层11侧的部分的宽度比位于基极层12侧的部分的宽度窄。另外，这里的宽度是与第1沟槽13a及第2沟槽13b的延伸设置方向正交的方向，是沿着半导体基板10的一面10a的面方向的方向。

即，在本实施方式中，第2栅极绝缘膜14b，在第2沟槽13b的侧面中的与漂移层11相接的区域上形成的部分中，基极层12侧的部分的第2电容与第1电容相等。此外，第2栅极绝缘膜14b，在第2沟槽13b的侧面中的与漂移层11相接的区域上形成的部分中，第2沟槽13b的底部侧的部分的第2电容比第1电容小。

这样，半导体装置中，即使第2栅极绝缘膜14b中的一部分的第2电容比第1电容小、其他部分的第2电容与第1电容相等，也能够抑制耗尽层d的扩展，所以能够得到与上述第1实施方式同样的效果。

(第3实施方式)

对第3实施方式进行说明。本实施方式相对于第2实施方式变更了第1栅极绝缘膜14a的结构，关于其他，与第2实施方式是同样的，所以这里省略说明。

在本实施方式中，如图7所示，第1栅极绝缘膜14a为与第2栅极绝缘膜14b同样的结构。即，第1栅极绝缘膜14a的在第1沟槽13a中的与漂移层11相接的区域上形成的部分的厚度比在与基极层12相接的区域上形成的部分的厚度厚。换言之，第1栅极绝缘膜14a的与决定阈值电压vth的部分不同的部分变厚。

这样的半导体装置也能够得到与上述第2实施方式同样的效果。此外，在该半导体装置中，由于第1栅极绝缘膜14a及第2栅极绝缘膜14b为同样的结构，所以能够将第1栅极绝缘膜14a及第2栅极绝缘膜14b以同样的工序形成，能够实现制造工序的简化。

(第4实施方式)

对第4实施方式进行说明。本实施方式相对于第1实施方式变更了第2栅极绝缘膜14b的结构，关于其他，与第1实施方式是同样的，所以这里省略说明。

在本实施方式中，如图8所示，第2栅极绝缘膜14b与第1栅极绝缘膜14a厚度相等。但是，第2栅极绝缘膜14b由与构成第1栅极绝缘膜14a的硅氧化膜相比介电常数小的材料构成。因此，在本实施方式的半导体装置中，第2栅极绝缘膜14b的第2电容也比第1栅极绝缘膜14a的第1电容小。另外，作为介电常数比硅氧化膜小的材料，例如使用添氟硅氧化膜(siof)、添碳硅氧化膜(sioc)等。

如以上说明的那样，半导体装置中，即使将第2栅极绝缘膜14b用介电常数比第1栅极绝缘膜14a小的材料构成，第2电容也比第1电容小，所以能够抑制耗尽层d的扩展，能够得到与上述第1实施方式同样的效果。

(其他实施方式)

将本发明依据实施方式进行了记述，但应理解的是本发明并不限定于该实施方式及构造。本发明也包含各种各样的变形例及等价范围内的变形。除此以外，各种各样的组合及形态、进而在它们中仅包含一要素、其以上或其以下的其他组合及形态也落入本发明的范畴及思想范围。

例如，在上述各实施方式的半导体装置中，对将第1导电型设为n型、将第2导电型设为p型的例子进行了说明，但也可以将第1导电型设为p型、将第2导电型设为n型。

此外，在上述各实施方式的半导体装置中，体区域17也可以不与第2沟槽13b相接。即，也可以做成在体区域17与第2沟槽13b之间存在基极层12的结构。进而，半导体装置中，除了与第1沟槽13a的侧面相接的发射极区域16以外，也可以还形成与第2沟槽13b的侧面相接的发射极区域16。

并且，上述各实施方式的半导体装置中，第2栅极电极15b与上部电极19也可以不经由第2接触孔18b直接电连接。例如，半导体装置中，也可以具备与连接第1栅极电极15a的栅极焊盘不同的栅极焊盘，使该不同的栅极焊盘与第2栅极电极15b及上部电极19电连接。即，第2栅极电极15b也可以经由与连接第1栅极电极15a的栅极焊盘不同的栅极焊盘而与上部电极19电连接。

此外，在上述各实施方式中，在使半导体装置从截止状态向导通状态转移时开关损耗增大是因为，供给到漂移层11中的空穴经由沿着第2沟槽13b的侧面形成的反型层而移出到基极层12侧。因此，在上述第1～第3实施方式中，对于第2栅极绝缘膜14b而言，如果第2沟槽13b的侧面中的与漂移层11相接的区域上的部分较厚，则第2沟槽13b的底面上的部分也可以不较厚。同样，在上述第4实施方式中，对于第2栅极绝缘膜14b而言，形成在第2沟槽13b的底面上的部分也可以由硅氧化膜构成。

此外，在上述第2、第3实施方式中，对于第2栅极绝缘膜14b而言，在形成于第2沟槽13b的侧面中的与漂移层11相接的区域上的部分中，基极层12侧的部分也可以较厚。即，第2栅极绝缘膜14b中的在第2沟槽13b的侧面中的与漂移层11相接的区域上形成的部分的厚度可以如以下这样。即，可以将该部分的厚度设为，第1栅极绝缘膜14a中的规定阈值电压vth的部分的厚度以上、并且至少一部分比第1栅极绝缘膜14a中的规定阈值电压vth的部分的厚度厚。同样，在上述第4实施方式中，对于第2栅极绝缘膜14b而言，在形成于第2沟槽13b的侧面中的与漂移层11相接的区域上的部分中，可以如以下这样。即，可以将该部分设为，第1栅极绝缘膜14a中的规定阈值电压vth的部分的介电常数以下、并且至少一部分比第1栅极绝缘膜14a中的规定阈值电压vth的部分的介电常数小。

此外，在上述第2实施方式的半导体装置中，也可以使第2栅极电极15b的宽度在半导体基板10的厚度方向上固定。另外，在做成这样的结构的情况下，可以使第2沟槽13b中的底部侧的部分的宽度比开口部侧的宽度长、使第2栅极绝缘膜14b中的第2沟槽13b的底部侧的部分较厚。

进而，在上述第4实施方式的半导体装置中，只要第2电容在第1电容以下、并且至少一部分的第2电容比第1电容小，则第2栅极绝缘膜14b也可以比第1栅极绝缘膜14a薄。

并且，还能将上述各实施方式适当组合。例如，也可以对第1～第3实施方式组合第4实施方式，将第2栅极绝缘膜14b用介电常数比第1栅极绝缘膜14a低的材料构成。