采用电耦合到金属分流器的电压轨以减少或避免电压降的增加的标准单元电路的制作方法

本申请要求于2016年12月21日提交的题为“standardcellcircuitsemployingvoltagerailselectricallycoupledtometalshuntsforreducingoravoidingincreasesinvoltagedrop”的美国专利申请序列号15/386,501的优先权，其全部内容通过引用并入本文。

本公开的技术总体上涉及标准单元电路，并且具体地涉及避免或减少标准单元电路中的电压降的增加。

背景技术：

基于处理器的计算机系统可以包括大量集成电路(ic)。每个ic具有由多个ic器件组成的复杂布局设计。通常采用标准单元电路来帮助使ic的设计不那么复杂且易于管理。特别地，标准单元电路为设计者提供与符合所选择的技术的特定设计规则的常用ic器件相对应的预先设计的单元。作为非限制性示例，标准单元电路可以包括栅极、反相器、多路复用器和加法器。使用标准单元电路使得设计人员能够创建具有一致布局设计的ic，从而与定制设计每个电路相比，在多个ic上创建更均匀且更简单的布局设计。

传统标准单元电路使用形成具有预定义技术节点尺寸的器件元件的工艺技术来制造。例如，可以采用工艺技术来制造具有十四(14)纳米(nm)或十(10)nm宽的器件元件的传统标准单元电路。制造工艺和相关技术的改进使得能够减小技术节点尺寸，这允许将更多数目的器件元件(诸如晶体管)设置在电路内的较小区域中。随着技术节点尺寸缩小，传统标准单元电路内的栅极线和金属线也缩小以减小传统标准单元电路的面积。例如，栅极长度可以缩小以减小传统标准单元电路的宽度，并且金属线宽度可以缩小以减小高度。

然而，当技术节点尺寸缩小到例如十(10)nm及以下时，传统标准单元电路的宽度由于栅极间距限制而不能继续缩小。特别地，即使技术节点尺寸减小，针对传统标准单元电路内的器件的最小栅极长度要求限制栅极间距能有多小并且因此限制传统标准单元电路的宽度可以减小的程度。另外，由于电压要求，降低传统标准单元电路的高度可能面临限制。例如，在传统标准单元电路中采用的并且被配置为接收电压(诸如电源电压)的电压轨可以缩小以减小传统标准单元电路的高度。然而，缩小电压轨会增加轨电阻，从而增加电压轨两端的电压降(即，电流电阻(ir)降)。增加的电压降降低了用于传统标准单元电路中的器件的电压轨的可用电压，这可能导致器件的错误操作。因此，缩小标准单元电路的面积同时减少或避免相应电压降的增加将是有利的。

技术实现要素：

本文中公开的各方面包括标准单元电路，该标准单元电路采用电耦合到金属分流器的电压轨，以减少或避免电压降的增加。特别地，本文中描述的标准单元电路包括以金属间距设置的金属线，使得金属线的数目允许一些金属线专用于将电压轨电耦合到金属分流器以增加电压轨的导电面积。增加的导电面积降低了电压轨的电阻，从而降低了电压轨两端的电压降。以这种方式，电压轨可以具有相对较小的宽度，同时减少或避免了电压轨两端的电压降的增加。在一个示例性方面，在电路布局中提供标准单元电路，该电路布局采用包括以栅极间距设置的相应栅极的有源器件。具有线宽的第一电压轨被设置在第一金属层中，并且具有与第一电压轨基本上相同的线宽的第二电压轨被设置在第一金属层中。与传统标准单元电路相比，采用具有基本上相同的线宽的第一电压轨和第二电压轨降低了标准单元电路的高度。金属线以小于栅极间距的金属间距设置在第二金属层中，使得金属线的数目超过栅极的数目。以这种方式，可以提供附加的金属线，这些金属线可以专用于将电压轨耦合到被设置在第三金属层中的金属分流器，以减小较窄宽度电压轨的电阻，而其他金属线可以专用于互连有源器件的栅极。将第一电压轨和第二电压轨电耦合到金属分流器增加了每个电压轨的导电面积，这减小了相应的电阻。降低的电阻对应于每个电压轨两端的降低的电压降(即，电流电阻(ir)降)。因此，标准单元电路通过较窄电压轨实现了与传统标准单元电路相比减小的面积，同时还减少或避免了与较窄电压轨相对应的电压降的增加。

在这方面，在一个方面，提供了一种标准单元电路。标准单元电路包括多个有源器件，多个有源器件包括以栅极间距设置的多个相应栅极。标准单元电路还包括具有线宽的第一电压轨，第一电压轨被设置在第一金属层中并且对应于第一半轨道。第一电压轨被配置为接收第一电压。标准单元电路还包括具有线宽的第二电压轨，第二电压轨被设置在第一金属层中并且对应于第二半轨道。第二电压轨被配置为接收第二电压。标准单元电路还包括以小于栅极间距的金属间距设置在第二金属层中的多个金属线。多个金属线中的一个或多个金属线电耦合到多个栅极中的一个或多个栅极。标准单元电路还包括第一金属分流器，第一金属分流器被设置在第三金属层中并且使用多个金属线中未被电耦合到一个或多个栅极的一个或多个金属线电耦合到第一电压轨。标准单元电路还包括第二金属分流器，第二金属分流器设置在第三金属层中并且使用多个金属线中未被电耦合到一个或多个栅极的一个或多个金属线电耦合到第二电压轨。

在另一方面，提供了一种标准单元电路。标准单元电路包括用于执行逻辑功能的部件，该部件包括以栅极间距设置的用于接收栅极电压的部件。标准单元电路还包括用于提供第一电压的部件，设置在第一金属层中，该装置具有线宽并且对应于第一半轨道。标准单元电路还包括用于提供第二电压的部件，设置在第一金属层中，该装置具有线宽并且对应于第二半轨道。标准单元电路还包括多个用于电耦合的部件，这些部件以小于栅极间距的金属间距设置在第二金属层中。一个或多个用于电耦合的部件电耦合到用于接收栅极电压的部件。标准单元电路还包括设置在第三金属层中的用于增加第一电阻的部件，该部件电耦合到用于提供第一电压的部件和未被电耦合到用于接收栅电压的部件的一个或多个用于电耦合的部件。标准单元电路还包括设置在第三金属层中的用于增加第二电阻的部件，该部件电耦合到用于提供第二电压的部件和未被电耦合到用于接收栅电压的部件的一个或多个用于电耦合的部件。

在另一方面，提供了一种制造标准单元电路的方法，该标准单元电路采用电耦合到金属分流器的电压轨，以减少或避免电压降的增加。该方法包括以栅极间距设置多个栅极。多个栅极中的每个栅极对应于多个有源器件中的有源器件。该方法还包括设置在第一金属层中并且对应于第一半轨道的第一电压轨，其中第一电压轨具有线宽并且被配置为接收第一电压。该方法还包括设置在第一金属层中并且对应于第二半轨道的第二电压轨，其中第二电压轨具有线宽并且被配置为接收第二电压。该方法还包括设置在第二金属层中具有小于栅极间距的金属间距的多个金属线。多个金属线中的一个或多个金属线电耦合到多个栅极中的一个或多个栅极。该方法还包括在第三金属层中设置第一金属分流器，其中第一金属分流器电耦合到第一电压轨和多个金属线中未被电耦合到一个或多个栅极的一个或多个金属线。该方法还包括在第三金属层中设置第二金属分流器，其中第二金属分流器电耦合到第二电压轨和多个金属线中未被电耦合到一个或多个栅极的一个或多个金属线。

附图说明

图1是采用具有大于布线的宽度的宽度的第一电压轨和第二电压轨的传统标准单元电路的俯视图；

图2a是采用通过采用小于栅极间距的金属间距可获取的专用金属线而电耦合到金属分流器的电压轨的示例性标准单元电路的俯视图，其中金属分流器减少或避免了由于较窄电压轨而导致的电压降的增加，同时允许标准单元电路实现面积减小；

图2b示出了大致沿图2a的线a-a截取的图2a的标准单元电路的横截面图，该标准单元电路采用电耦合到金属分流器的电压轨；

图2c示出了大致沿图2a的线b-b截取的图2a的标准单元电路的横截面图，该标准单元电路采用电耦合到金属分流器的电压轨；

图3是示出用于制造图2a中的标准单元电路的示例性过程的流程图，标准单元电路采用通过采用小于栅极间距的金属间距可获取的专用金属线而电耦合到金属分流器的电压轨，其中金属分流器减少或避免了否则会由较窄电压轨引起的电压降的增加，同时允许标准单元电路实现面积减小；

图4是示例性标准单元电路的横截面图，该示例性标准单元电路采用电耦合到相应金属分流器的电压轨以便实现增加的电网(pn)垂直连接密度；

图5是传统标准单元电路的横截面图，其pn垂直连接密度受到传统标准单元电路的单元宽度的限制。

图6是示例性的基于处理器的系统的框图，该系统可以包括采用电耦合到金属分流器的电压轨的标准单元电路，以减小或避免电压降的增加，同时实现图2a的面积减小；以及

图7是包括形成在集成电路(ic)中的射频(rf)组件的示例性无线通信设备的框图，其中rf组件可以包括采用电耦合到金属分流器的电压轨的标准单元电路，以减少或避免电压降的增加，同时实现图2a的面积减小。

具体实施方式

现在参考附图，描述本公开的若干示例性方面。本文中使用的单词“示例性”表示“用作示例、实例或说明”。本文中描述为“示例性”的任何方面不必被解释为比其他方面更优选或更具优势。

本文中公开的各方面包括标准单元电路，该标准单元电路采用电耦合到金属分流器的电压轨，以减少或避免电压降的增加。特别地，本文中描述的标准单元电路包括以金属间距设置的金属线，使得金属线的数目允许一些金属线专用于将电压轨电耦合到金属分流器以增加电压轨的导电面积。增加的导电面积降低了电压轨的电阻，从而降低了电压轨两端的电压降。以这种方式，电压轨可以具有相对较小的宽度，同时减少或避免了电压轨两端的电压降的增加。在一个示例性方面，在电路布局中提供标准单元电路，电路布局采用包括以栅极间距设置的相应栅极的有源器件。具有线宽的第一电压轨被设置在第一金属层中，并且具有与第一电压轨基本上相同的线宽的第二电压轨被设置在第一金属层中。与传统标准单元电路相比，采用具有基本上相同的线宽的第一电压轨和第二电压轨降低了标准单元电路的高度。金属线以小于栅极间距的金属间距被设置在第二金属层中，使得金属线的数目超过栅极的数目。以这种方式，可以提供附加的金属线，这些金属线可以专用于将电压轨耦合到设置在第三金属层中的金属分流器以减小较窄宽度电压轨的电阻，而其他金属线可以专用于互连有源器件的栅极。将第一电压轨和第二电压轨电耦合到金属分流器增加了每个电压轨的导电面积，这减小了相应的电阻。降低的电阻对应于每个电压轨两端的降低的电压降(即，电流电阻(ir)降)。因此，标准单元电路通过较窄电压轨实现了与传统标准单元电路相比减小的面积，同时还减少或避免了与较窄电压轨相对应的电压降的增加。

在从图2a开始的讨论采用电耦合到金属分流器的电压轨的标准单元电路以减少或避免电压降的增加的细节之前，首先描述传统标准单元电路。在这方面，图1示出了传统标准单元电路102的布局100。标准单元电路102采用有源器件(未示出)，有源器件包括以栅极间距gp沿第一方向106设置的相应栅极104(1)-104(4)。标准单元电路102包括在第一金属层112(例如，金属零(m0)金属层)中沿与第一方向106基本上正交的第二方向110设置的第一电压轨108。第一电压轨108具有轨道宽度wrail。第一电压轨108对应于第一轨道114(1)并且被配置为接收第一电压，诸如电源电压。另外，标准单元电路102包括在第一金属层112中沿第二方向110设置的第二电压轨116。第二电压轨116具有轨宽wrail。第二电压轨116对应于第二轨道114(2)并且被配置为接收第二电压，诸如地电压。第一电压轨108和第二电压轨116具有轨道宽度wrail，使得每个电压轨的对应的导电面积足够大以实现相对较低的电阻，并且因此在第一电压轨108和第二电压轨116两端实现相对较低的电压降。

继续参考图1，标准单元电路102还采用在第一金属层112中在第一电压轨108和第二电压轨116之间沿第二方向110设置的布线118(1)-118(5)。布线118(1)-118(5)部分地用于互连标准单元电路102中的元件以形成各种器件，诸如特定逻辑栅极。每个布线118(1)-118(5)对应于布线轨道120(1)-120(4)，并且具有线宽wline。为了进一步帮助互连标准单元电路102中的元件以及将元件互连到第一电压轨108和第二电压轨116，金属线122(1)-122(3)在第二金属层124(例如，金属一(m1)金属层)中在相应栅极104(1)-104(4)之间基本上沿第一方向106设置。金属线122(1)-122(3)具有约等于栅极间距gp的金属间距mp。换言之，金属间距mp与栅极间距gp的比率约等于1:1。由于传统的制造技术，标准单元电路102部分地采用这种1:1的比率。

继续参考图1，随着技术节点尺寸缩小到十(10)纳米(nm)及以下，布局100可以在第二方向110上缩小的百分比由于栅极间距gp要求而受到限制。然而，布局100可以通过减小总高度hcell来缩小面积。例如，布局100在第一方向106上的总高度hcell是从第一电压轨108的中心到第二电压轨116的中心测量的。因此，为了减小总高度hcell，可以采用宽度小于导轨宽度wrail的第一电压轨108和第二电压轨116，使得第一电压轨108和第二电压轨116中的每个消耗半个轨道而不是第一轨道114(1)和第二轨道114(2)。以这种方式减小第一电压轨108和第二电压轨116的宽度使得标准单元电路102被称为五(5)轨道单元(即，两(2)个半轨道加上布线轨道120(1)-120(4))而不是如图1所示的六(6)个轨道单元(即，第一轨道114(1)和第二轨道114(2)加上四(4)个布线轨道120(1)-120(4))。然而，减小轨道宽度wrail减小了第一电压轨108和第二电压轨116的导电面积。导电面积的这种减小导致第一电压轨108和第二电压轨116二者具有增加的电阻，并且因此增加的电压降(即，电流阻抗(ir)降)。增加的电压降降低了从第一电压轨108和第二电压轨116分配到相应器件的电压，这可能导致标准单元电路102中的器件的错误操作。

在这方面，图2a-2c示出了示例性标准单元电路202的示例性布局200，标准单元电路202采用电耦合到第一金属分流器208和第二金属分流器210的第一电压轨204和第二电压轨206，以减少或避免电压降的增加，同时实现减小的面积。如下面更详细描述的，标准单元电路202包括以金属间距mp设置的金属线212(1)-212(8)，使得金属线212(1)-212(8)的数目允许附加的金属线212(1)-212(8)专用于将第一电压轨204和第二电压轨206电耦合到相应的第一金属分流器208和第二金属分流器210。这种耦合增加了第一电压轨204和第二电压轨206的导电面积，这减小了第一电压轨204和第二电压轨206两端的电阻和电压降。以这种方式，第一电压轨204和第二电压轨206可以具有相对较小的宽度，同时减少或避免了第一电压轨204和第二电压轨206两端的电压降的增加。图2a示出了标准单元电路202的布局200的俯视图，而图2b和2c示出了标准单元电路202的布局200的横截面图。图2b的横截面图大致沿图2a的线a-a截取，并且图2c的横截面图大致沿图2a的线b-b截取。标准单元电路202的布局200的组件在图2a-图2c中用相同的元件编号表示。

参考图2a-图2c，标准单元电路202包括有源器件(未示出)，有源器件包括以栅极间距gp沿第一方向216设置的对应的栅极214(1)-214(4)。虽然该方面包括栅极214(1)-214(4)，但是其他方面可以采用任何数目m的栅极214。标准单元电路202还包括在第一金属层220(例如，金属零(m0)金属层)中沿与第一方向216基本上正交的第二方向218设置的第一电压轨204。第一电压轨204具有线宽wline。第一电压轨204对应于第一半轨道222(1)并且被配置为接收第一电压，诸如电源电压。另外，标准单元电路202包括在第一金属层220(例如，m0金属层)中沿第二方向218上设置的第二电压轨206。第二电压轨206具有线宽wline。第二电压轨206对应于第二半轨道222(2)并且被配置为接收第二电压，诸如地电压。

继续参考图2a-2c，标准单元电路202还包括在第一金属层220(例如，m0金属层)中在第一电压轨204与第二电压轨206之间沿与第一方向216基本上正交的第二方向218设置的布线224(1)-224(5)。布线224(1)-224(5)部分地用于互连标准单元电路202中的元件以形成各种器件，诸如特定逻辑栅极。每个布线224(1)-224(5)对应于布线轨道226(1)-226(4)，并且具有线宽wline。例如，布线224(1)对应于布线轨道226(1)，布线224(2)对应于布线轨道226(2)，布线224(3)、224(4)对应于布线轨道226(3)，以及布线224(5)对应于布线轨道226(4)。如本文中使用的，诸如半轨道222(1)、222(2)或布线轨道226(1)-226(4)等的轨道是布局200中的特定区域，诸如第一电压轨204或布线224(1)等特定类型的线路可以设置在该特定区域中。

继续参考图2a-图2c，为了进一步帮助互连标准单元电路202中的元件以及将元件互连到第一电压轨204和第二电压轨206，金属线212(1)-212(8)在第二金属层228(例如，金属一(m1)金属层)中沿第一方向216设置。如下面更详细描述的，金属线212(1)-212(8)具有小于栅极间距gp的金属间距mp，使得金属线212(1)-212(8)的数目超过栅极214(1)-214(4)的数目。虽然该方面包括金属线212(1)-212(8)，但是其他方面可以采用任何数目n的金属线212。

继续参考图2a-图2c，第一电压轨204和第二电压轨206具有与布线224(1)-224(5)基本上相同的线宽wline使得第一电压轨204和第二电压轨206的线宽wline比图1中的第一电压轨108和第二电压轨116的轨道宽度wrail窄。以这种方式，标准单元电路202的布局200具有与图1中的标准单元电路102的布局100相比更小的单元高度hcell。然而，第一电压轨204和第二电压轨206具有线宽wline减小了第一电压轨204和第二电压轨206的导电面积，这增加了它们的电阻。为了减少或避免由于这种增加的电阻引起的电压降(即，电流电阻(ir)降)的增加，标准单元电路202包括在第三金属层230(例如，金属二(m2)金属层)中的第一金属分流器208和第二金属分流器210，第一金属分流器208和第二金属分流器210分别电耦合到第一电压轨204和第二电压轨206。特别地，第一电压轨204和第二电压轨206分别通过未被电耦合到栅极214(1)-214(4)的金属线212(1)-212(8)的子集电耦合到第一金属分流器208和第二金属分流器210。相应的第一金属分流器208和第二金属分流器210增加了第一电压轨204和第二电压轨206的导电面积。增加第一电压轨204和第二电压轨206的导电面积减小了它们的电阻，这减少或避免了第一电压轨204和第二电压轨206两端的电压降(即，ir降)。

作为非限制性示例，继续参考图2a-图2c，第一金属分路器208使用金属线212(3)、212(7)电耦合到第一电压轨204。更具体地，在该示例中，第一通孔232(1)、第一通孔232(2)被设置在第一金属层220(例如，m0金属层)与第二金属层228(例如，m1金属层)之间，使得第一通孔232(1)、第一通孔232(2)分别将金属线212(3)、212(7)电耦合到第一电压轨204。此外，第一通孔234(1)、第一通孔234(2)被设置在第二金属层228(例如，m1金属层)与第三金属层230(例如，m2金属层)之间，使得第一通孔234(1)、第一通孔234(2)将金属线212(3)、212(7)电耦合到第一金属分流器208。另外，第一电压轨204分别使用触点238(1)-238(3)电耦合到相应器件的器件层236(1)-236(3)。例如，器件层236(1)-236(3)可以是相应器件的源极，其中触点238(1)-238(3)可以是对应的源极触点。

继续参考图2a-图2c，第二金属分流器210使用金属线212(4)、212(8)电耦合到第二电压轨206。更具体地，在该示例中，第二通孔240(1)、第二通孔240(2)被设置在第一金属层220(例如，m0金属层)与第二金属层228(例如，m1金属层)之间，使得第二通孔240(1)、第二通孔240(2)分别将金属线212(4)、212(8)电耦合到第二电压轨206。此外，第二通孔242(1)、第二通孔242(2)被设置在第二金属层228(例如，m1金属层)与第三金属层230(例如，m2金属层)之间，使得第二通孔242(1)、第二通孔242(2)将金属线212(4)、212(8)电耦合到第二金属分流器210。另外，第二电压轨206分别使用触点238(4)-238(6)电耦合到相应器件的器件层236(4)-236(6)。例如，器件层236(4)-236(6)可以是相应器件的源极，其中触点238(4)-238(6)可以是相应的源极触点。

继续参考图2a-图2c，为了采用如上所述的第一金属分流器208和第二金属分流器210，金属线212(3)、212(4)、212(7)和212(8)不用于电耦合标准单元电路202中的其他元件，诸如有源器件的栅极214(1)-214(4)。换言之，金属线212(3)、212(4)、212(7)和212(8)专用于分别将第一金属分流器208和第二金属分流器210电耦合到第一电压轨204和第二电压轨206，并且不用于电耦合其他元件。为了具有足够的金属线212(1)-212(8)以允许以这种方式使用金属线212(3)、212(4)、212(7)和212(8)，金属线212(1)-212(8)具有小于栅极间距gp的金属间距mp，使得金属线212(1)-212(8)的数目超过栅极214(1)-214的数目(4)。作为非限制性示例，该方面中的金属间距mp等于或约等于栅极间距gp的三分之二(2/3)(即，金属间距mp与栅极间距gp的比率近似为等于2:3)。因此，在该示例中，如果使用具有十(10)nm技术节点尺寸的工艺技术制造标准单元电路202，则金属间距mp和栅极间距gp可以分别等于或约等于二十八(28)nm和四十二(42)nm。该配置产生足够的金属线212(1)-212(8)以允许金属线212(3)、212(4)、212(7)和212(8)专用于分别将第一电压轨204和第二电压轨206电耦合到第一金属分流器208和第二金属分流器210。此外，剩余的金属线212(1)、212(2)、212(5)和212(6)可以电耦合到栅极214(1)-214(4)中的一个或多个栅极，以便互连相应的有源器件。

继续参考图2a-图2c，标准单元电路202的其他方面可以采用金属间距mp与栅极间距gp的不同比率并且实现类似的结果。作为非限制性示例，金属间距mp可以在栅极间距gp的约二分之一(1/2)到四分之三(3/4)之间。例如，如果金属间距mp与栅极间距gp的比率在这样的示例性范围内，则金属间距mp可以在约二十(20)nm到三十(30)nm之间，而栅极间距gp可以在约四十(40)nm到四十二(42)nm之间。

此外，如上所述，采用具有线宽wline的第一电压轨204和第二电压轨206允许标准单元电路202的布局200的单元高度hcell小于图1中的标准单元电路102的布局100的单元高度hcell。具体地，通过将线宽wline设置为约等于用于制造标准单元电路202的工艺技术的最小线宽，可以使单元高度hcell最小化。如本文中使用的，最小线宽是可以在不违反工艺技术的设计规则的情况下制造布线224(1)-224(5)的最小尺寸。例如，具有十(10)nm技术节点尺寸的工艺技术可以具有约等于十四(14)nm的最小线宽。最小化单元高度hcell允许标准单元电路202实现与图1中的标准单元电路102相比实现面积减小。因此，与图1中的标准单元电路102相比，标准单元电路202可以通过更窄的第一电压轨204和第二电压轨206来实现更小的面积，同时还减少或避免了与较窄的第一电压轨204和第二电压轨206相对应的电压降(即，ir降)的增加。

图3示出了用于制造图2a中的标准单元电路202的示例性过程300。在这方面，过程300包括以栅极间距gp设置栅极214(1)-214(4)(框302)。如前所述，每个栅极214(1)-214(4)对应于有源器件。过程300还包括在第一金属层220(例如，m0金属层)中设置第一电压轨204(框304)。如上所述，第一电压轨204对应于第一半轨道222(1)，具有线宽wline，并且被配置为接收第一电压。另外，过程300包括在第一金属层220(例如，m0金属层)中设置第二电压轨206(框306)。如上所述，第二电压轨206对应于第二半轨道222(2)，具有线宽wline，并且被配置为接收第二电压。尽管在单独的框304和306中示出，但是第一电压轨204和第二电压轨206可以在制造过程300期间并发或同时设置。另外，尽管图3中未示出，但是本文中公开的各方面也可以与第一电压轨204和第二电压轨206并发或同时设置布线224(1)-224(5)(如果适用)。

继续参考图3，过程300包括在第二金属层228(例如，m1金属层)中设置金属线212(1)-212(8)，并且具有小于栅极间距gp的金属间距mp(框308)。过程300还包括在第三金属层230(例如，m2金属层)中设置第一金属分路器208，其中第一金属分路器208电耦合到第一电压轨204和金属线212(3)、212(7)，金属线212(3)、212(7)未被电耦合到栅极214(1)-214(4)(框310)。例如，这种电耦合可以通过在第一金属层220与第二金属层228之间设置第一通孔232(1)、第一通孔232(2)并且在第二金属层228与第三金属层230之间设置第一通孔234(1)、第一通孔234(2)来实现，如前所述。另外，过程300包括在第三金属层230(例如，m2金属层)中设置第二金属分流器210，其中第二金属分流器210电耦合到第二电压轨206和金属线212(4)、212(8)，金属线212(4)、212(8)未被电耦合到栅极214(1)-214(4)(框312)。例如，这种电耦合可以通过在第一金属层220与第二金属层228之间设置第二通孔240(1)、第二通孔240(2)并且在第二金属层228与第三金属层230之间设置第二通孔242(1)、第二通孔242(2)来实现，如前所述。另外，尽管在单独的框310和312中示出，但是第一金属分流器208和第二金属分流器210可以在制造过程300期间并发或同时设置。

继续参考图3，在图2a-2c中并且使用过程300制造的标准单元电路202中，第二金属层228(例如，m1金属层)被设置在第一金属层220(例如，m0金属层)上方。第三金属层230(例如，m2金属层)被设置在第二金属层228(例如，m1金属层)上方。然而，其他方面可以采用相对于彼此处于替代取向的第一金属层220、第二金属层228和第三金属层230，并且实现类似的结果。换言之，第一金属层220、第二金属层228和第三金属层230分别不限于m0、m1和m2金属层。

除了如上所述减少或避免电压降的增加之外，与传统标准单元电路相比，采用电耦合到金属分流器的电压轨的标准单元电路也可以实现更高的功率网(pn)垂直连接密度。更高的pn垂直连接密度可以用于调节与标准单元电路的电压轨相对应的电阻，以实现与标准单元电路的宽度无关的期望电压降(即，ir降)。

在这方面，图4示出了被设计为实现增加的pn垂直连接密度的示例性标准单元电路400的横截面图。更具体地，标准单元电路400包括被设置在第一金属层404(例如，m0金属层)中的第一电压轨402。金属线406(1)-406(7)被设置在第二金属层408(例如，m1金属层)中，第二金属层408电耦合到第一电压轨402以及设置在第三金属层412(例如，m2金属层)中的第一金属分流器410。在该示例中，第一通孔414(1)-第一通孔414(7)被设置在第一电压轨402与对应的金属线406(1)-406(7)之间，使得第一通孔414(1)-第一通孔414(7)分别将金属线406(1)-406(7)电耦合到第一电压轨402。另外，第一通孔416(1)-第一通孔416(7)被设置在对应的金属线406(1)-406(7)与第一金属分流器410之间，使得第一通孔416(1)-第一通孔416(7)分别将金属线406(1)-406(7)电耦合到第一金属分流器410。电压轨402使用触点420电耦合到器件418。

继续参考图4，可以调节金属线406(1)-406(7)以改变第一电压轨402的电阻。例如，金属线406(1)-406(7)的数目可以减小以实现更高的电阻，并且从而实现更高的电压降(即，ir降)。备选地，金属线406(1)-406(7)的数目可以保持不变以实现更低的电阻，并且因此实现更低的电压降(即，ir降)。重要的是，通过以这种方式调节金属线406(1)-406(7)的数目来调节pn垂直连接密度与标准单元电路400的单元宽度wcell无关。换言之，如上所述，可以调节pn垂直连接密度以及因此调节标准单元电路400的电压降(即，ir降)，以便向器件418提供期望电压，而不会改变单元宽度wcell或受到单元宽度wcell的限制。

相反，图5示出了传统标准单元电路500的横截面图，具有pn垂直连接密度受到标准单元电路500的单元宽度wcell的限制。更具体地，标准单元电路500包括被设置在第一金属层504(例如，m0金属层)中的第一电压轨502。然而，标准单元电路500不包括在第二金属层506(例如，m1金属层)中的金属线或在第三金属层508(例如，m2金属层)中的第一金属分流器，如在图4中的标准单元400中。以这种方式，标准单元电路500的pn垂直连接密度限于标准单元电路500的外边界边缘处的第一垂直支腿(leg)510(1)和第二垂直支腿510(2)。换言之，因为标准单元电路500仅包括在外边界边缘处与第一电压轨502的连接，所以pn垂直连接密度取决于标准单元电路500的单元宽度wcell。因此，提供给使用触点514电耦合到第一电压轨502的器件512的电压也取决于单元宽度wcell。

本文中描述的元件有时称为用于执行特定功能的部件。在这方面，有源器件在本文中有时称为“用于执行逻辑功能的部件”，并且栅极214(1)-214(4)在本文中有时称为“沿第一方向以栅极间距设置的用于接收栅极电压的部件”。第一电压轨204在本文中有时称为“设置在第一金属层中的具有线宽并且对应于第一半轨道的用于提供第一电压的部件”。第二电压轨206在本文中有时称为“设置在第一金属层中的具有线宽并且对应于第二半轨道的用于提供第二电压的部件”。金属线212(1)-212(8)本文中有时称为“以小于栅极间距的金属间距设置在第二金属层中的多个用于电耦合的部件”。

另外，第一金属分流器208在本文中有时称为“设置在第三金属层中的电耦合到用于提供第一电压的部件以及未被电耦合到用于接收栅极电压的部件的一个或多个用于电耦合的部件的用于增加第一电阻的部件”。第二金属分流器210在本文中有时称为“设置在第三金属层中的电耦合到用于提供第二电压的部件以及未被电耦合到用于接收栅极电压的部件的一个或多个用于电耦合的部件的用于增加第二电阻的部件”。此外，第一通孔232(1)、第一通孔232(2)在本文中有时称为“用于将用于提供第一电压的部件互连到多个用于电耦合的部件的部件”。第二通孔240(1)、第二通孔240(2)在本文中有时称为“用于将用于提供第二电压的部件互连到多个用于电耦合的部件的部件”。第一通孔234(1)、第一通孔234(2)在本文中有时称为“用于将用于电耦合的部件互连到用于增加第一电阻的部件的部件”。此外，第二通孔242(1)、第二通孔242(2)在本文中有时称为“用于将用于电耦合的部件互连到用于增加第二电阻的多个部件的部件”。

根据本文公开的各方面的采用电耦合到金属分流器的电压轨以减少或避免电压降增加的标准单元电路可以被提供或集成到任何基于处理器的设备中。非限制性地，示例包括机顶盒、娱乐单元、导航设备、通信设备、固定位置数据单元、移动位置数据单元、全球定位系统(gps)设备、移动电话、蜂窝电话、智能电话、会话发起协议(sip)电话、平板计算机、平板电话、服务器、计算机、便携式计算机、移动计算设备、可穿戴计算设备(例如，智能手表、健康或健身追踪器、眼镜等)、台式计算机、个人数字助理(pda)、显示器、计算机显示器、电视、调谐器、收音机、卫星广播、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频光盘(dvd)播放器、便携式数字视频播放器、机动车、车辆组件、航空电子系统、无人机和多旋翼飞行器。

在这方面，图6示出了基于处理器的系统600的示例，系统600可以采用标准单元电路202，标准单元电路202采用电耦合到金属分流器的电压轨以减少或避免电压降的增加，同时实现面积减小，如图2a所示。在该示例中，基于处理器的系统600包括一个或多个中央处理单元(cpu)602，每个中央处理单元包括一个或多个处理器604。(多个)cpu602可以具有耦合到(多个)处理器604以用于快速访问临时存储的数据的高速缓冲存储器606。(多个)cpu602耦合到系统总线608，并且可以相互耦合基于处理器的系统600中包括的主设备和从设备。众所周知，(多个)cpu602通过经由系统总线608交换地址、控制和数据信息来与这些其他设备通信。例如，(多个)cpu602可以将总线事务请求传送到作为从设备的示例的存储器控制器610。尽管未在图6中示出，但是可以提供多个系统总线608，其中每个系统总线608构成不同的结构。

其他主设备和从设备可以被连接到系统总线608。如图6所示，作为示例，这些设备可以包括存储系统612、一个或多个输入设备614、一个或多个输出设备616、一个或多个网络接口设备618和一个或多个显示控制器620。(多个)输入设备614可以包括任何类型的输入设备，包括但不限于输入键、开关、语音处理器等。(多个)输出设备616可以包括任何类型的输出设备，包括但不限于音频、视频、其他可视指示符等。(多个)网络接口设备618可以是被配置为允许与网络622进行数据交换的任何设备。网络622可以是任何类型的网络，包括但不限于有线或无线网络、专用或公共网络、局域网(lan)、无线局域网(wlan)、广域网(wan)、bluetooth^tm网络和互联网。(多个)网络接口设备618可以被配置为支持期望的任何类型的通信协议。存储器系统612可以包括一个或多个存储单元624(0)-624(m)。

(多个)cpu602还可以被配置为通过系统总线608访问(多个)显示控制器620以控制发送到一个或多个显示器626的信息。(多个)显示控制器620向(多个)显示器626发送信息以经由一个或多个视频处理器628进行显示，视频处理器628将要显示的信息处理成适合于(多个)显示器626的格式。(多个)显示器626可以包括任何类型的显示器，包括但不限于阴极射线管(crt)、液晶显示器(lcd)、等离子显示器、发光二极管(led)显示器等。

图7示出了可以包括标准单元电路202的无线通信设备700的示例，标准单元电路202采用电耦合到金属分流器的电压轨，以减小或避免电压降的增加，同时实现图2a所示的面积减小。在这方面，无线通信设备700可以被设置在集成电路(ic)702中。作为示例，无线通信设备700可以包括或被提供在任何上述参考设备中。如图7所示，无线通信设备700包括收发器704和数据处理器706。数据处理器706可以包括用于存储数据和程序代码的存储器(未示出)。收发器704包括支持双向通信的发射器708和接收器710。通常，无线通信设备700可以包括用于任何数目的通信系统和频带的任何数目的发射器和/或接收器。收发器704的全部或一部分可以在一个或多个模拟ic、rfic(rfic)、混合信号ic等上实现。

发射器或接收器可以用超外差架构或直接转换架构来实现。在超外差架构中，信号在射频(rf)与基带之间以多级进行频率转换，例如，对于接收器，在一级中从rf到中频(if)，然后在另一级中从if到基带。在直接转换架构中，信号在一级中在rf与基带之间进行频率转换。超外差和直接转换架构可以使用不同的电路块和/或具有不同的要求。在图7中的无线通信设备700中，发射器708和接收器710利用直接转换架构实现。

在发射路径中，数据处理器706处理要发射的数据并且向发射器708提供i和q模拟输出信号。在示例性无线通信设备700中，数据处理器706包括数模转换器(dac)712(1)、712(2)以将由数据处理器706生成的数字信号转换成i和q模拟输出信号(例如，i和q输出电流)以便进一步处理。

在发射器708内，低通滤波器714(1)、714(2)分别对i和q模拟输出信号进行滤波，以去除由先前的数模转换引起的不需要的信号。放大器(amp)716(1)、716(2)分别放大来自低通滤波器714(1)、714(2)的信号，并且提供i和q基带信号。上变频器718使用通过混频器720(1)、720(2)来自txlo信号发生器722的i和q发射(tx)本地振荡器(lo)信号对i和q基带信号进行上变频，以提供上变频信号724。滤波器726对上变频信号724进行滤波以去除由上变频引起的不需要的信号以及接收频带中的噪声。功率放大器(pa)728放大来自滤波器726的上变频信号724以获得期望的输出功率电平并且提供发射rf信号。发射rf信号通过双工器或开关730被路由，并且通过天线732发射。

在接收路径中，天线732接收由基站发射的信号并且提供接收的rf信号，该rf信号通过双工器或开关730被路由并且提供给低噪声放大器(lna)734。双工器或开关730被设计为以特定的rx-tx双工器频率分离进行操作，使得rx信号与tx信号隔离。接收的rf信号由lna734进行放大并且由滤波器736进行滤波，以获得期望的rf输入信号。下变频混频器738(1)、738(2)将滤波器736的输出与来自rxlo信号发生器740的i和q接收(rx)lo信号(即，lo_i和lo_q)混频以生成i和q基带信号。i和q基带信号由放大器(amp)742(1)、742(2)放大，并且进一步由低通滤波器744(1)、744(2)滤波以获得i和q模拟输入信号，这些i和q模拟输入信号提供给数据处理器706。在该示例中，数据处理器706包括模数转换器(adc)746(1)、746(2)以将模拟输入信号转换为数字信号以由数据处理器706进一步处理。

在图7中的无线通信设备700中，txlo信号发生器722生成用于上变频的itxlo信号和qtxlo信号，而rxlo信号发生器740生成用于下变频的irxlo信号和qrxlo信号。每个lo信号是具有特定基频的周期信号。发射(tx)锁相环(pll)电路748从数据处理器706接收定时信息，并且生成用于调节来自txlo信号发生器722的txlo信号的频率和/或相位的控制信号。类似地，接收(rx)锁相环(pll)电路750从数据处理器706接收定时信息，并且生成用于调节来自rxlo信号发生器740的rxlo信号的频率和/或相位的控制信号。

本领域技术人员将进一步了解，结合本文中公开的各方面来描述的各种说明性逻辑块、模块、电路和算法可以实现为电子硬件、存储在存储器或另一计算机可读介质中并且由处理器或其他处理设备执行的指令、或两者的组合。作为示例，本文中描述的主设备和从设备可以用在任何电路、硬件组件、集成电路(ic)或ic芯片中。本文中公开的存储器可以是任何类型和大小的存储器，并且可以被配置为存储期望的任何类型的信息。为了清楚地说明这种可互换性，上面已经在功能方面对各种说明性的组件、块、模块、电路和步骤进行了总体描述。如何实现这样的功能取决于特定应用、设计选择和/或强加于整个系统的设计约束。技术人员可以针对每个特定应用以不同方式实现所描述的功能，但是这样的实现决策不应当被解释为导致脱离本公开的范围。

结合本文中公开的各方面来描述的各种说明性逻辑块、模块和电路可以用被设计为执行本文中描述的功能的处理器、数字信号处理器(dsp)、专用集成电路(asic)、现场可编程门阵列(fpga)或其他可编程逻辑器件、离散门或晶体管逻辑、分立硬件组件或其任何组合来实现或执行。处理器可以是微处理器，但是在替代方案中，处理器可以是任何传统的处理器、控制器、微控制器或状态机。处理器还可以实现为计算设备的组合(例如，dsp和微处理器的组合、多个微处理器、一个或多个微处理器结合dsp核、或任何其他这样的配置)。

本文中公开的各方面可以实施为硬件和存储在硬件中的指令，并且可以驻留在例如随机存取存储器(ram)、闪存、只读存储器(rom)、电可编程rom(eprom)、电可擦除可编程rom(eeprom)、寄存器、硬盘、可移动磁盘、cd-rom或本领域已知的任何其他形式的计算机可读介质中。示例性存储介质耦合到处理器，使得处理器可以从存储介质读取信息和向存储介质写入信息。在替代方案中，存储介质可以是处理器的组成部分。处理器和存储介质可以驻留在asic中。asic可以驻留在远程站中。在替代方案中，处理器和存储介质可以作为分立组件驻留在远程站、基站或服务器中。

还应当注意，描述在本文中的任何示例性方面中描述的操作步骤以提供示例和讨论。所描述的操作可以以除了所示顺序之外的很多不同顺序来执行。此外，在单个操作步骤中描述的操作实际上可以在很多不同的步骤中执行。另外，在示例性方面中讨论的一个或多个操作步骤可以组合，和/或并发或同时执行。应当理解，流程图中示出的操作步骤可以进行很多不同的修改，这对于本领域技术人员来说是很清楚的。本领域技术人员还将理解，信息和信号可以使用各种不同技术和技艺中的任何一种来表示。例如，在整个以上描述中可以参考的数据、指令、命令、信息、信号、位、符号和芯片可以由电压、电流、电磁波、磁场或粒子、光场或粒子或其任何组合来表示。

提供先前对本公开的描述是为了使得本领域技术人员能够制作或使用本发明。对于本领域技术人员来说，对本公开的各种修改是很清楚的，并且在不脱离本公开的精神或范围的情况下，本文中定义的一般原理可以应用于其他变型。因此，本发明不旨在限于本文中描述的示例和设计，而是符合与本文中公开的原理和新颖特征相一致的最宽范围。