半导体电阻器结构及制作方法与流程

半导体工艺中的常规多晶硅电阻器的电阻温度系数(tcr)可具有宽范围的值，从正到负，而单晶硅中的扩散电阻器通常具有正tcr。针对许多装置应用，需要具有小或零tcr的电阻器。通常需要低或零tcr电阻器的装置应用的实例包含分压器、放大器增益及/或其中使用参考电压的其它装置。在过去，使用相对昂贵材料及/或利用增加制造的复杂性的额外处理步骤来制造具有小或零tcr的电阻器。在某些应用中，即使tcr非零，受控tcr也很重要。

技术实现要素：

本发明阐述一种电阻器形式的装置及其制造方法，所述电阻器具有小的或零tcr而无需使用相对昂贵材料及/或制造技术。在一个实施例中，使用已经用于制造给定晶片上的其它集成电路组件的制造步骤及材料，在晶片上与其它集成电路组件一起及/或结合其它集成电路组件来制造实例电阻器。因而，本发明的方面在实际上没有额外的成本或处理步骤的情况下提供低或零tcr电阻器的制造。还揭示一种降低电阻器的tcr的方法，无论基本电阻器材料的tcr具有正tcr还是负tcr。

所揭示的实例包含电阻器，所述电阻器包括介于第一端与第二端之间的半导体结构。所述电阻器还包含在所述半导体结构上靠近所述半导体结构的所述第一及第二端的第一及第二金属-半导体化合物结构，其中所述第一及第二金属-半导体化合物结构沿所述半导体结构的所述长度维度彼此间隔开。所述电阻器进一步包含至少一个中间金属-半导体化合物结构，其在介于所述第一端与第二端之间的所述半导体结构的中间区的一部分上，其中所述中间金属-半导体化合物结构与所述半导体结构上的所述第一及第二金属-半导体化合物结构间隔开。

另一实例电阻器包含半导体衬底的电阻器区。所述电阻器区具有长度维度，其中第一及第二端彼此隔开且中间区介于所述第一端与第二端之间。所述电阻器进一步包含形成在所述半导体衬底上或中的环绕所述半导体衬底的电阻器区的氧化物结构，以及在所述电阻器区的所述第一及第二端上的第一及第二金属-半导体化合物结构，其中所述第一及第二金属-半导体化合物结构沿所述电阻器区的所述长度维度彼此间隔开。所述电阻器还包含至少一个中间金属-半导体化合物结构，其在介于所述第一端与第二端之间的所述电阻器区的中间区的一部分上，其中所述中间金属-半导体化合物结构与所述半导体衬底的所述电阻器区上的第一及第二金属-半导体化合物结构间隔开。

附图说明

图1是根据实施例的实例电阻器的俯视图。

图2是沿图1中的线2-2截取的电阻器的横截面图。

图3是展示根据一个实施例的制造电阻器的实例方法的流程图。

图4是包含安置在体半导体衬底上的绝缘层顶部上的多晶硅层的处于部分制造状态的第一及第二电阻器的侧视图。

图5是进一步包含安置在多晶硅层上方的硅化物阻挡层的处于部分制造状态的图4的第一及第二电阻器的侧视图。

图6是进一步包含光致抗蚀剂层的处于部分制造状态的图5的第一及第二电阻器的侧视图；

图7是图6的第一及第二电阻器的侧视图，其中光致抗蚀剂层已被图案化。

图8是处于部分制造状态的图7的第一及第二电阻器的侧视图，其中硅化物阻挡层已使用光致抗蚀剂作为蚀刻掩模来被蚀刻以暴露特定区中的第一电阻器及第二电阻器的多晶硅。

图9是其中光致抗蚀剂已被去除的处于部分制造状态的图8的第一及第二电阻器的侧视图。

图10是进一步包含沉积在多晶硅及剩余硅化物阻挡层上方的金属层的处于部分制造状态的图9的第一及第二电阻器的侧视图。

图11是经历退火工艺以形成其中金属层与多晶硅层接触的硅化物结构的处于部分制造状态的图10的第一及第二电阻器的侧视图。

图12是在硅化物形成之后的处于部分制造状态的图11的第一及第二电阻器的侧视图，其中过量金属已被去除。

图13是根据实施例的另一实例电阻器的俯视图。

图14是沿图13中的线14-14截取的图13的电阻器的横截面图。

具体实施方式

在图式中，相似参考数字始终指代相似元件，并且各种特征不一定按比例绘制。在以下论述及权利要求书中，术语“包含”、“具有”、“拥有”或其变体希望以与术语“包括”类似的方式为包容性的，且因此，应该解释为意指“包含但不限于...”。并且，术语“耦合(couple/couples)”希望包含间接或直接电或机械连接或其组合。举例来说，如果第一装置耦合到第二装置或与第二装置耦合，那么所述连接可通过直接电连接，或通过经由一或多个中介装置及连接的间接电连接。

首先参见图1到2，实例电阻器通常由参考数字110说明及识别。电阻器110通常包含半导体衬底212，例如氧化物或类似物的绝缘层214，以及形成在绝缘层214顶部的多晶硅层116。第一及第二硅化物结构118及120邻近多晶硅层116的相应第一及第二端126及128安置。电触点122位于相应第一及第二硅化物结构118及120上，以用于将电阻器连接到在随后以常规方式形成的上金属化层(未展示)中的其它电组件。在多晶硅层116的中间部分130上插入在第一化物结构118与第二硅化物结构120之间的是多个中间硅化物结构132。中间结构132彼此分离并且与第一及第二硅化物结构118及120分离。在某些实例中，第一及最后的硅化物结构118及120例如在cmos源极/漏极处理步骤期间被植入以形成低欧姆端电阻，如图2中的植入区140所展示。

如图1及2中所说明，中间硅化物结构132以与端部分118及120类似的方式大体上跨越多晶硅层116的宽度延伸。在所说明实例中，中间硅化物结构132在宽度上通常是共同延伸的，但在所有可能的实施例中不是必需的。在一些实施例中，中间硅化物结构132可跨越多晶硅层112部分延伸。在其它实施例中，中间硅化物结构132可更接近结构118及120中的一者或另一者来分组。可取决于电阻器110的材料及/或期望tcr来提供任何数目的中间硅化物结构132。中间硅化物结构132的长度可沿结构的长度变化，并且区段不需要具有相同长度。

应了解，与在其相应端处仅具有第一及第二硅化物结构的常规电阻器相比，具有中间硅化物结构132的实例电阻器110具有降低的tcr。在介于中间硅化物部分132之间的多晶硅层116的区中，在第一端部硅化物结构118与第二端部硅化物结构120之间行进的电流被迫离开低欧姆硅化物并行进跨越界面进入多晶硅层116。这是隧穿工艺，并通过更高温度增强。因此，硅化物结构与多晶硅之间的界面在较高温度下具有较低电阻率(即，负tcr)。多晶硅层116及硅化物的tcr将保持在其相应基线上，但硅化物与多晶硅的界面电阻具有负tcr。通过选择在第一硅化物结构118与第二硅化物结构120之间的硅化及非硅化中间区段的长度及数目，可在宽值范围内调整电阻器110的电阻及tcr。因此，如果多晶硅电阻器材料116以具有正tcr开始，那么可通过根据本发明定制中间硅化物结构来创建具有零或负tcr的电阻器。一般来说，提供中间硅化物部分132操作以降低所得到的电阻器结构110的tcr。

应了解，可在包含多晶硅沉积步骤及硅化步骤两者的任何制造工艺中以极少成本或在没有额外成本或处理时间的情况下来制造实例电阻器110。

转到图3，通常由参考数字300说明及识别用于制作根据本发明的电阻器的实例方法300。还将结合图4到12描述方法300，图4到12说明在制造的连续中间阶段的具有中间硅化物部分132的实例电阻器110。不包含中间硅化物部分的第二电阻器410也在图4到12中的制造的连续中间阶段中说明。如将了解，在需要的情况下，电阻器110及410两者可在共同工艺(例如方法300)中彼此并排制造。

图3中的方法开始于工艺步骤304，其中在体半导体衬底上形成绝缘层。体半导体衬底可为硅(si)衬底，但本发明的方面可与soi晶片、在硅晶片上方形成的外延硅层及包含iii-v材料的任何其它半导体本体相关联地实行。体半导体衬底可为单晶si衬底，或者例如在单晶si衬底的顶部上外延生长的si层。体衬底可具有植入物(例如，阱)。如果所述工艺提供双多晶硅堆叠(例如，模拟或bicmos工艺中的双多晶硅)，那么半导体材料也可为另一多晶硅层。绝缘层可为任何合适材料，例如氧化物或类似物，包含栅极氧化物或场氧化物。在一个实例中，绝缘层包含热生长的sio2氧化物516或通过任何合适技术形成的任何其它电介质材料。实例绝缘材料包含sio2、sion、高k电介质中的一或多者以及其堆叠或组合，包含(但不限于)包含氧化铝(al2o3)、氧化锆(zro2)、氧化铪(hfo2)、氧化镧(la2o3)、氧化钇(y2o3)、氧化钛(tio2)的二元金属氧化物，以及其硅酸盐及铝酸盐；包含氮氧化铝(alon)、氮氧化锆(zron)、氮氧化铪(hfon)、氮氧化镧(laon)、氮氧化钇(yon)的金属氮氧化物，以及其硅酸盐及铝酸盐，例如zrsion、hfsion、lasion、ysion等等；及钙钛矿型氧化物，其包含例如钛酸钡、钛酸锶、钛酸锶钡(bst)、钛酸铅、锆钛酸铅、锆钛酸铅镧、钛酸镧钡、钛酸钡锆的钛酸盐系材料；例如铌酸铅镁、铌酸锂、钽酸锂、铌酸钾、钽酸锶铝及铌酸钾钽的铌酸盐或钽酸盐系材料；例如铌酸锶钡、铌酸铅钡、铌酸钛钡的钨青铜系材料；及例如钽酸锶铋、钛酸铋及其它的双层钙钛矿系材料。

在工艺步骤306中，将多晶硅沉积在体半导体衬底之上的氧化物上，并通过工艺402图案化以形成硅结构116，如图4所展示。举例来说，多晶硅的沉积及图案化可以与多晶硅的图案化共享的工艺执行以形成针对nmos及pmos晶体管(未展示)的栅极结构。此外，在一些实例中，多晶硅116可在随后植入步骤中未掺杂、原位掺杂或掺杂。在一个实例中，多晶硅116掺杂有p型或n型掺杂剂。可使用本发明范围内的任何合适技术(包含直接植入及/或扩散)来实现多晶硅的掺杂。在一个实例中，采用扩散，其中植入工艺向多晶硅提供p型或n型掺杂剂，借此产生p掺杂或n掺杂多晶硅。在某些实例中，然后执行退火工艺以扩散掺杂剂。掺杂也可在与例如在衬底212上的别处构造的晶体管的栅极结构的掺杂共享的工艺中执行。

针对带隙电压约为1ev的si/gaas/inp，金属接触界面处的材料的掺杂水平可大于1e18cm-3(针对例如sic或gan的高带隙材料可为不同的)，否则触点形成肖特基二极管并具有非线性电流-电压行为。与耗尽长度相比更远的材料的掺杂水平可低于1e18cm-3的掺杂，以配合电阻器的需要，通常在1e15到1e20cm-3范围内。

在一个实例中，如图9中所展示那样植入区140，例如使用同时用于在ic的晶体管中植入n及p型源极/漏极结构的植入工艺(未展示)。例如，如果是cmos工艺的部分，那么预期端区116及118可接收源/漏植入。

在工艺步骤308中，举例来说，使用图5中的沉积工艺502，在多晶硅结构116及绝缘层214上方施加硅化物块134。硅化物块134可为用于阻挡硅化物形成的任何合适材料，并且通常包含氧化物及/或氮化物的组合。

在工艺步骤310中，将光致抗蚀剂612施加在硅化物块134上方，如通过图6中的沉积工艺602所展示。

在工艺步骤312中，曝光光致抗蚀剂612以留下将被转印到硅化物阻挡层134的图案，如由图7中的工艺702所展示。在所说明实例中，光致抗蚀剂612经图案化以在电阻器110的多晶硅结构116上方曝光硅化物阻挡层134的多个条带712，以及在多晶硅结构116的端上方的硅化物阻挡层134的部分。除在多晶硅层116的端上方曝光硅化物阻挡层134的区之外，在电阻器410上方未图案化光致抗蚀剂。

在工艺步骤314中，硅化物阻挡层134经蚀刻以去除未被剩余光致抗蚀剂612覆盖的其部分，如图8中的工艺802所展示。从多晶硅层116及/或未被光致抗蚀剂612覆盖的任何其它位置去除硅化物阻挡层134。这使在待硅化的区域中的多晶硅层116暴露，同时留下被硅化物阻挡层134阻挡而无法进行硅化物形成的多晶硅结构116的区。针对电阻器110，待硅化的区包含图1及2中所展示的第一及第二硅化物结构118及120以及多个中间结构132的预期位置。针对电阻器410，待硅化的区包含第一及第二硅化物结构1118及1120(参见图12)。

在工艺步骤316中，去除剩余光致抗蚀剂，如图9中的工艺902所展示并进行适当的表面清洁。在工艺步骤318中，使用图10中的沉积工艺1002，在多晶硅结构116及剩余硅化物块134上方沉积金属层1012。金属层1012可为例如钴或镍，或者适合于硅化物形成的任何其它金属。

在工艺步骤320中，组合件经历硅化步骤，其中通过图11中的退火工艺1102在多晶硅层及金属层的界面处形成硅化物。将了解，防止在硅化物阻挡层134存在的区中形成硅化物。因而，电阻器110包含硅化物端结构118及120，以及通过交错的块结构134彼此隔开的多个中间硅化物结构132。电阻器410仅包含硅化物端结构1118及1120。

在工艺步骤322中，去除过量金属1012，如图12中的工艺1202所展示。

在所说明实例中，在322处执行进一步退火步骤以完成硅化物形成。可在此步骤中执行任选植入以调制硅化物的接触电阻。现在，电阻器110及410准备用于接触形成及其它后端处理，在图3中的324处，其可包含例如顶部氧化物层的形成及/或端硅化物结构中的触点的形成。

另一个任选工艺步骤可包含经由通过硅化物结构118、120、132的植入的掺杂，以修改硅化物与多晶硅212之间的界面电阻的响应。这增加刚好在金属半导体界面处的掺杂水平并且可辅助通过界面的电子传递。

应了解，所揭示实例的硅化物结构可通过任何合适硅化物形成技术来形成。在一个可能的实施方案中，形成氮化物掩模并对其进行图案化以曝光多晶硅的部分，并沉积钴或其它合适金属以便于接触多晶硅的暴露部分。在一个可能的实施方案中，然后加热多晶硅及金属(例如，800到900℃)以使多晶硅与经沉积金属反应以形成硅化物结构到约为几百埃的厚度。在另一可能的实施方案中，通过化学气相沉积(cvd)使用甲硅烷或二氯硅烷与六氟化钨作为源气体形成硅化物结构(例如，钛硅化物tisi2或钨硅化物wsix)，然后在800到900℃下进行退火以产生导电化学计量硅化物结构。在另一种可能的实施方案中，将钛或钨金属溅射沉积在多晶硅及剩余硅化物块上，然后将其加热到某一温度(例如，800到900℃)以使多晶硅与沉积金属反应以形成硅化物结构，优选地，厚度约为几百埃。在不适合硅化物形成的材料例如iii-v中，可使用使用例如ti、pt、pd、w、ni或au的合适金属的金属堆叠。此外，可执行化学机械抛光(cmp)工艺以产生适合于晶片接合的光滑表面。

在另一个实例中，特别是当使用iii-iv材料及/或在cmos或其中通常不使用硅化物阻挡层的处理中时，可使用光致抗蚀剂剥离工艺来图案化半导体衬底上的金属层。在此工艺中，通常将底切光致抗蚀剂施加到半导体衬底并将其图案化以暴露半导体衬底的特定部分。然后，在光致抗蚀剂及半导体衬底上方沉积金属。去除光致抗蚀剂及金属的上层，仅留下金属层的与半导体衬底接触的部分。然后，使用退火工艺在半导体衬底上产生金属-半导体化合物结构。

现在应了解，电阻器110可使用通常用于制造电阻器(例如电阻器410)的步骤来制造，所述电阻器通过在额外区中蚀刻光致抗蚀剂以留下除电阻器的端区之外还阻挡某些中间区中的硅化物形成的图案而不包含中间硅化物部分。另外，或者替代地，实例电阻器110可在包含多晶硅沉积及图案化、氧化物形成、遮蔽/蚀刻及硅化步骤的共享工艺步骤中与晶体管一起制造。因而，本发明阐述在制造工艺中制造低或零tcr电阻器的低或零成本添加方法，其包括至少多晶硅沉积步骤及硅化步骤。

参考图13及14，通常由参考数字1310说明及识别根据本发明的另一实例电阻器。在此实例中，电阻器1310形成在体半导体衬底1312中，如与图1及2的多晶硅电阻器110相对。一般来说，电阻器1310以与上文描述的方法300类似的工艺形成，区别在于不同于在半导体衬底上沉积及图案化多晶硅结构，在半导体衬底中隔离电阻器区，然后，在隔离电阻器区上直接形成硅化物结构。

为此，应了解，电阻器1310包含半导体衬底1312的电阻器区1314，其与半导体衬底1312的其余部分隔离。半导体衬底1310可为硅衬底，但本发明的方面可与soi晶片、在硅晶片上方形成的外延硅层及包含iii-v材料的任何其它半导体本体相关联地实行。举例来说，体半导体衬底可为普通的si衬底，或者是在普通si衬底顶部上的外延生长的si层。体衬底可已经接收植入物(例如，阱)。电阻器区1314可由例如环绕电阻器区1314的氧化物结构1316(例如，locos或浅沟槽隔离(sti))形成，或者通过例如结隔离的各种其它隔离技术形成。电阻器1310包含第一及第二硅化物端结构1318及1320，以及多个中间硅化物结构1332。端结构1318及1320之下的半导体材料可为经掺杂的，如图14中的区1340中所展示。在一个实例中，区1340在用于制作ic中的晶体管(未展示)的源极/漏极植入工艺步骤期间被掺杂。应了解，半导体衬底1312上的第一及第二硅化物端部结构1318及1320以及多个中间硅化物结构1332的形成可先前结合图1到12的实例所描述的方式来执行，且电阻器结构1310可包含交错的剩余硅化物阻挡层结构1334，如图13及14中所展示。

以上实例仅说明本发明的各种方面的若干可能实施例，其中所属领域的技术人员在阅读及理解本说明书及附图时将想到等效更改及/或修改。在所描述实施例中修改是可能的，且在权利要求书范围内其它实施例是可能的。