一种发光二极管芯片及其制备方法与流程

本发明涉及半导体技术领域，特别涉及一种发光二极管芯片及其制备方法。

背景技术：

发光二极管(英文：Light Emitting Diode，简称：LED)是利用半导体的PN结电致发光原理制成的一种半导体发光器件。外延片是发光二极管制备过程中的初级成品，发光二极管芯粒包括外延片以及在外延片上制作的电极，发光二极管芯片包括发光二极管芯粒和散热基座。

目前氮化镓基发光二极管芯片受到越来越多的关注和研究，其制备工艺包括：在衬底上依次层叠缓冲层、N型层、多量子阱层和P型层，形成外延片，其中多量子阱层为由量子垒层和量子阱层交替生长形成的多层结构；分别在P型层和N型层上制作电极，获得发光二极管芯粒；将发光二极管芯粒和散热基座组合起来，构成发光二极管芯片。

在实现本发明的过程中，发明人发现现有技术至少存在以下问题：

如果直接通过胶体等连接材料将发光二极管芯粒与散热基座组合起来构成发光二极管芯片，由于连接材料的散热性能有限，因此会对热量的传导造成一定的拥堵。

如果先将发光二极管芯粒与单晶金刚石块键合，再通过胶体等连接材料将单晶金刚石块与散热基座组合起来构成发光二极管芯片，由于单晶金刚石的散热性能远远优于胶体等连接材料，因此单晶金刚石不会对热量的传导造成拥堵。但是将发光二极管芯粒与单晶金刚石块的键合过程中，需要使用氩(Ar)离子束对发光二极管芯粒的表面进行处理，这个处理会损伤发光二极管芯粒的表面，影响键合情况，引入高热阻，最终还是对热量的传导造成一定的拥堵。

而发光二极管芯片在一定工作电流下会产生热，随着发光二极管芯片应用的电流越来越大，发光二极管芯粒产生的热量越来越多，大量的热量无法通过散热基座传导出去，积累在发光二极管芯粒内部，会降低发光二极管芯片的能效、亮度和发光效率。

技术实现要素：

为了解决现有技术的问题，本发明实施例提供了一种发光二极管芯片及其制备方法。所述技术方案如下：

一方面，本发明实施例提供了一种发光二极管芯片的制备方法，所述制备方法包括：

提供一发光二极管芯粒，所述发光二极管芯粒包括衬底、缓冲层、N型半导体层、多量子阱层、P型半导体层、P型电极、N型电极和反射层，所述缓冲层、所述N型半导体层、所述多量子阱层和所述P型半导体层依次层叠在所述衬底的第一表面上，所述P型半导体层上设有延伸至所述N型半导体层的凹槽，所述N型电极设置在所述凹槽内的N型半导体层上，所述P型电极设置在所述P型半导体层上，所述反射层设置在所述衬底的第二表面上，所述第二表面为与所述第一表面相反的表面；

采用脉冲激光沉积技术在所述反射层上形成散热层，所述散热层的组成物质包括碳单质，所述碳单质的原子个数占所述散热层的原子个数的90％以上；

通过胶体将所述散热层固定在散热基座上。

可选地，所述采用脉冲激光沉积技术在所述反射层上形成散热层，包括：

提供一设有石墨靶的真空室；

将所述发光二极管芯粒放入所述真空室内，对所述真空室进行抽真空；

向所述真空室内通入氢气，控制真空室内的温度为200℃～600℃，压力为10Pa～150Pa；

采用激光对所述石墨靶进行溅射，在所述反射层上形成散热层。

优选地，所述石墨靶中掺有硅单质，所述硅单质的原子个数占所述石墨靶的原子个数的5％～10％。

优选地，所述制备方法还包括：

当向所述真空室内通入氢气时，以10sccm～200sccm的流量向所述真空室内通入含硅元素的气体。

可选地，所述发光二极管芯粒与所述石墨靶之间的距离为4.5cm～6.5cm。

可选地，采用激光对所述石墨靶进行溅射的时长为10min～60min。

另一方面，本发明实施例提供了一种发光二极管芯片，所述发光二极管芯片包括发光二极管芯粒和散热基座，所述发光二极管芯粒包括衬底、缓冲层、N型半导体层、多量子阱层、P型半导体层、P型电极、N型电极和反射层；所述缓冲层、所述N型半导体层、所述多量子阱层和所述P型半导体层依次层叠在所述衬底的第一表面上，所述P型半导体层上设有延伸至所述N型半导体层的凹槽，所述N型电极设置在所述凹槽内的N型半导体层上，所述P型电极设置在所述P型半导体层上，所述反射层设置在所述衬底的第二表面上，所述第二表面为与所述第一表面相反的表面；

所述发光二极管芯片还包括散热层，所述散热层铺设在所述反射层上，并通过胶体固定在所述散热基座上；所述散热层的组成物质包括碳单质，所述碳单质的原子个数占所述散热层的原子个数的90％以上。

可选地，所述散热层中的碳单质包括金刚石和石墨，所述金刚石的原子个数为所述碳单质的原子个数的40％～70％。

优选地，所述散热层的组成物质还包括硅单质，所述硅单质的原子个数占所述散热层的原子个数的5％～10％。

可选地，所述散热层的厚度为50μm～500μm。

本发明实施例提供的技术方案带来的有益效果是：

通过先在发光二极管芯粒上形成散热层，再通过胶体将散热层固定在散热基座上，由于散热层中90％以上的原子为碳单质，散热性能远远优于胶体等连接材料，不会对热量的传导造成拥堵；同时也可以避免将单晶金刚石与发光二极管芯粒键合在一起时会对发光二极管芯粒的表面造成损伤，进而引入高热阻，对热量的传导造成一定的拥堵。因此本发明从整体上有效提升发光二极管芯片的散热能力，能够将发光二极管芯片工作过程中产生的热量及时传导出去，使衬底的温度降至400℃以下，降低高电流下由于热效应引入的能效损失，从而提高发光二极管芯片的能效、亮度和发光效率，进而提升发光二极管芯片在大电流器件上的应用能力，为发光二极管芯片在集成电路、功率器件等半导体领域应用创造便利条件。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种发光二极管芯片的制备方法的流程图；

图2是本发明实施例提供的一种发光二极管芯粒的结构示意图；

图3是本发明实施例提供的一种发光二极管芯片形成过程中的结构示意图；

图4是本发明实施例提供的一种发光二极管芯片的结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

本发明实施例提供了一种发光二极管芯片的制备方法，图1为本发明实施例提供的发光二极管芯片的制备方法的流程图，参见图1，该制备方法包括：

步骤101：提供一发光二极管芯粒。

在本实施例中，发光二极管芯粒包括衬底、缓冲层、N型半导体层、多量子阱层、P型半导体层、P型电极、N型电极和反射层。图2为本发明实施例提供的发光二极管芯粒的结构示意图，参见图2，缓冲层11、N型半导体层12、多量子阱层13和P型半导体层14依次层叠在衬底10的第一表面上，P型半导体层14上设有延伸至N型半导体层12的凹槽，N型电极15设置在凹槽内的N型半导体层12上，P型电极16设置在P型半导体层14上，反射层17设置在衬底10的第二表面上，第二表面为与第一表面相反的表面。

具体地，该步骤101可以包括：

第一步，采用金属有机化合物化学气相沉淀(英文：Metal organic Chemical Vapor Deposition，简称：MOCVD)技术在衬底的第一表面上依次生长缓冲层、N型半导体层、多量子阱层和P型半导体层；

第二步，在P型半导体层上开设延伸至N型半导体层的凹槽；

第三步，在凹槽内的N型半导体层上设置N型电极，在P型半导体层上设置P型电极；

第四步，减薄衬底；

第五步，在衬底的第二表面形成反射层。

可选地，在第一步之前，该制备方法还可以包括：

对衬底进行清洗。

具体地，对衬底进行清洗，可以包括：

控制温度为1000℃～1200℃(优选为1100℃)，将衬底在氢气气氛中退火8分钟，并进行氮化处理。

更具体地，第一步可以包括：

控制温度为400℃～600℃(优选为500℃)，压力为400torr～600torr(优选为500torr)，在衬底的第一表面上生长缓冲层；

控制温度为1000℃～1200℃(优选为1100℃)，压力为400Torr～600Torr(优选为500torr)，持续时间为5分钟～10分钟(优选为8分钟)，对缓冲层进行原位退火处理；

控制温度为1000℃～1200℃(优选为1100℃)，压力为100torr～500torr(优选为300torr)，在缓冲层上生长N型半导体层；

控制压力为100torr～500torr(优选为300torr)，在N型半导体层上生长多量子阱层，多量子阱层包括交替生长的多个量子阱和多个量子垒，生长量子阱时温度控制为720℃～829℃(优选为770℃)，生长量子垒时温度控制为850℃～959℃(优选为900℃)；

控制温度为850℃～1080℃(优选为960℃)，压力为100torr～300torr(优选为200torr)，在多量子阱层上生长P型半导体层。

在实际应用中，先在多量子阱层上生长电子阻挡层，再在电子阻挡层上生长P型半导体层。具体地，生长电子阻挡层时，温度控制为850℃～1080℃(优选为960℃)，压力控制为200torr～500torr(优选为350torr)。

需要说明的是，上述控制的温度和压力分别为反应腔中的温度和压力。实现时以三甲基镓或三甲基乙作为镓源，高纯氮气作为氮源，三甲基铟作为铟源，三甲基铝作为铝源，N型掺杂剂选用硅烷，P型掺杂剂选用二茂镁。

更具体地，第二步可以包括：

采用光刻技术在P型半导体层上除凹槽所在区域之外的区域上形成光刻胶；

采用感应耦合等离子体刻蚀(英文：Inductive Coupled Plasma Etch，简称：ICP)设备干法刻蚀没有光刻胶覆盖的P型半导体层和多量子阱层，形成凹槽；

去除光刻胶。

在具体实现时，可以先在P型半导体层的整个表面铺设光刻胶，然后通过一定图形的掩膜版对光刻胶进行曝光，最后将曝光后的光刻胶浸泡在显影液中，即可溶解掉部分光刻胶，留下所需图形的光刻胶。

在实际应用中，还可以在第二步之后、第三步之前，依次在P型半导体层上形成电流阻挡层和透明导电层，有利于电流的横向扩展，提高发光二极管的发光效率。

更具体地，第三步可以包括：

采用光刻技术在P型半导体层上除P型电极所在区域之外的区域、以及凹槽内除N型电极所在区域之外的区域上形成光刻胶；

在光刻胶、以及没有光刻胶覆盖的P型半导体层和N型半导体层上铺设电极材料；

去除光刻胶和光刻胶上的电极材料，P型半导体层上的电极材料形成P型电极，N型半导体层上的电极材料形成N型电极。

更具体地，第五步可以包括：

采用物理气相沉积(英文：Physical Vapor Deposition，简称：PVD)技术在衬底的第二表面上形成反射层。

步骤102：采用脉冲激光沉积技术在反射层上形成散热层。

图3为本发明实施例提供的发光二极管芯片形成过程中的结构示意图。其中，20表示散热层。参见图3，散热层20设置在反射层17上。

在本实施例中，散热层的组成物质包括碳单质，碳单质的原子个数占散热层的原子个数的90％以上。

可选地，该步骤102可以包括：

提供一设有石墨靶的真空室；

将发光二极管芯粒放入真空室内，对真空室进行抽真空；

向真空室内通入氢气，控制真空室内的温度为200℃～600℃，压力为10Pa～150Pa；

采用激光对石墨靶进行溅射，在反射层上形成散热层。

通过采用上述方式形成散热层，散热层中的碳单质包括金刚石和石墨，金刚石的原子个数为碳单质的原子个数的40％～70％。由于金刚石的热导率可达2000W/m·K，是最好的热传导物质，散热能力远优于石墨，因此通过控制通入的载气、以及真空室内的温度和压力，有利于激光对石墨靶溅射之后在发光二极管芯粒上形成金刚石，提高碳单质中金刚石所占的比例，从而提高散热层的散热能力，有效降低热效应造成的能效损失。

优选地，发光二极管芯粒与石墨靶之间的距离可以为4.5cm～6.5cm(优选为5.5cm)。实验证实，发光二极管芯粒与石墨靶之间的距离在4.5cm～6.5cm之间时，散热层的形成速率较为合适，得到的散热层的质量较好，其中金刚石的原子个数较多。

在本实施例的一种实现方式中，石墨靶中可以掺有硅单质，硅单质的原子个数占石墨靶的原子个数的5％～10％。

直接在石墨靶中掺杂硅，从而使形成的散热层中也掺硅，可以提高碳单质中金刚石的原子个数，而且实现简单方便。

在本实施例的另一种实现方式中，该制备方法还可以包括：

当向真空室内通入氢气时，以10sccm～200sccm的流量向真空室内通入含硅元素的气体。

通过在载气中加入含硅元素的气体，也可以实现散热层中掺硅，配合形成散热层时的温度、压力、溅射距离等，采用10sccm～200sccm的流量通入含硅元素的气体，可以使得硅单质的原子个数占散热层的原子个数的5％～10％，有效提高碳单质中金刚石的原子个数。

优选地，采用激光对石墨靶进行溅射的时长可以为10min～60min，使形成的散热层的厚度在合适范围内。

在具体实现时，上述步骤102可以采用美国光谱物理公司生产的Spitfire Pro XP型Ti实现，其采用Sapphire飞秒脉冲激光器通过透镜聚焦烧蚀石墨靶，产生碳等离子体，碳等离子体定向膨胀发射，在反射层上形成散热层。具体地，激光的中心波长可以为800nm，脉冲宽度可以为120fs，频率可以为1kHz，透镜的焦距可以为0.5m，激光通过透镜射到石墨靶上的入射角度可以为55°，真空室可以为直径450mm的球体。另外，在散热层的形成过程中，可以根据需要移动石墨靶或者承载发光二极管芯粒的样片台，以形成厚度均匀的散热层。

步骤103：通过胶体将散热层固定在散热基座上。

图4为本发明实施例提供的发光二极管芯片的结构示意图。其中，30表示散热基座。参见图4，散热层20固定在散热基座30上。

本发明实施例通过先在发光二极管芯粒上形成散热层，再通过胶体将散热层固定在散热基座上，由于散热层中90％以上的原子为碳单质，散热性能远远优于胶体等连接材料，不会对热量的传导造成拥堵；同时也可以避免将单晶金刚石与发光二极管芯粒键合在一起时会对发光二极管芯粒的表面造成损伤，进而引入高热阻，对热量的传导造成一定的拥堵。因此本发明从整体上有效提升发光二极管芯片的散热能力，能够将发光二极管芯片工作过程中产生的热量及时传导出去，使衬底的温度降至400℃以下，降低高电流下由于热效应引入的能效损失，从而提高发光二极管芯片的能效、亮度和发光效率，进而提升发光二极管芯片在大电流器件上的应用能力，为发光二极管芯片在集成电路、功率器件等半导体领域应用创造便利条件。

本发明实施例提供了一种发光二极管芯片，可以采用图1所示的制备方法制备而成。参见图4，该发光二极管芯片包括发光二极管芯粒、散热层20和散热基座30，发光二极管芯粒包括衬底10、缓冲层11、N型半导体层12、多量子阱层13、P型半导体层14、N型电极15、P型电极16和反射层17。

在本实施例中，缓冲层11、N型半导体层12、多量子阱层13和P型半导体层14依次层叠在衬底10的第一表面上，P型半导体层14上设有延伸至N型半导体层12的凹槽，N型电极15设置在凹槽内的N型半导体层12上，P型电极16设置在P型半导体层14上，反射层17设置在衬底10的第二表面上，第二表面为与第一表面相反的表面。散热层20铺设在反射层17上，并通过胶体固定在散热基座30上。散热层20的组成物质包括碳单质，碳单质的原子个数占散热层的原子个数的90％以上。

可选地，散热层中的碳单质可以包括金刚石和石墨，金刚石的原子个数可以为碳单质的原子个数的40％～70％(优选为70％)。

在实际应用中，金刚石的原子个数越多，导热性能越好，温度分布越均匀，因此会尽可能提高金刚石的原子个数，但受限于目前的工艺技术和实现成本，金刚石的原子个数为碳单质的原子个数的40％～70％时，温度分布均匀的效果较好，实现成本较低。

在具体实现时，散热层可以为类金刚石膜。类金刚石(英文：Diamond-like Carbon，简称：DLC)膜是含有金刚石相的非晶碳膜，其中的碳原子一部分处于金刚石的sp³杂化态，另一部分处于石墨的sp²杂化态，其性质主要由sp³键含量及分布状态决定。由于含有一定数量的sp³键，类金刚石膜具有一系列类似于金刚石的性质，具有金刚石的光学、热学和机械特性，热导率可达2000W/m·K，散热能力超强；同时由于含有一定数量的sp²键，类金刚石膜具有一系列类似于石墨的性质，具有石墨的特征，散热能力也不错。

优选地，散热层的组成物质还可以包括硅单质，硅单质的原子个数可以占散热层的原子个数的5％～10％(优选为6％)。当硅单质的原子个数占散热层的原子个数小于5％时，碳单质中金刚石的比例较低，散热层的散热效果较差；当硅单质的原子个数占散热层的原子个数大于10％时，容易引入缺陷，造成散热层的晶体质量较差。

可选地，散热层的厚度可以为50μm～500μm。当散热层的厚度小于50μm时，散热层的保护和散热效果较差；当散热层的厚度大于500μm时，会造成材料的浪费。

具体地，衬底10可以为蓝宝石衬底，优选为PSS。缓冲层11可以为氮化铝层或者氮化镓层。N型半导体层12可以为N型掺杂的氮化镓层，P型半导体层14可以为P型掺杂的氮化镓层。多量子阱层13可以包括多个量子阱和多个量子垒，多个量子阱和多个量子垒交替层叠，量子阱可以为铟镓氮层，量子垒可以为氮化镓层或者铝镓氮层。

更具体地，缓冲层11的厚度可以为15nm～35nm(优选为25nm)。N型半导体层12的厚度可以为1μm～5μm(优选为3μm)，N型掺杂剂的掺杂浓度可以为10¹⁸cm^-3～10¹⁹cm^-3(优选为5*10¹⁸cm^-3)；P型半导体层14的厚度可以为100nm～800nm(优选为400nm)。量子阱的厚度可以为2.5nm～3.5nm(优选为3nm)，量子垒的厚度可以为9nm～20nm(优选为15nm)；量子垒的数量与量子阱的数量相同，量子阱的数量可以为3个～15个(优选为8个)。

可选地，该发光二极管芯片还可以包括未掺杂氮化镓层，未掺杂氮化镓层设置在缓冲层和N型半导体层之间，以进一步缓解蓝宝石衬底和N型半导体层之间的晶格失配，为N型半导体层等的生长提高晶体质量较好的底层。

具体地，未掺杂氮化镓层的厚度可以为0.1μm～2μm(优选为1μm)。

可选地，该发光二极管芯片还可以包括电子阻挡层，电子阻挡层设置在多量子阱层和P型半导体层之间，以避免电子跃迁到P型半导体层中进行非辐射复合。

具体地，电子阻挡层可以为P型掺杂的铝镓氮层，如AlyGa1-yN，0.1＜y＜0.5(优选y＝0.3)。

更具体地，电子阻挡层的厚度可以为50nm～150nm(优选为100nm)。

可选地，该发光二极管芯片还可以包括透明导电层，透明导电层设置在P型半导体层上，以实现电流的横向扩展，提高发光二极管的发光效率。

具体地，透明导电层可以为氧化铟锡(英文：Indium tin oxide，简称：ITO)薄膜。

进一步地，该发光二极管芯片还可以包括P型接触层，P型接触层设置在P型半导体层和透明导电层之间，以实现P型半导体层和透明导电层之间的欧姆接触。

具体地，P型接触层可以为P型掺杂的铟镓氮层。

更具体地，P型接触层的厚度可以为5nm～300nm(优选为150nm)。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。