本发明涉及半导体装置，特别是涉及具有具备沟槽栅的纵向晶体管的半导体装置。
背景技术：
作为以往的纵向晶体管之一，例如如专利文献1所示那样提出了采用了如下结构的纵向mosfet：仅在形成于基板的沟槽内的下部设置栅极电极，在沟槽内上部埋入将源极电极与栅极电极绝缘的绝缘膜且其上表面形成为与基板表面形成大致同一平面，在该平面上形成源极电极。由此，不需要在将栅极电极埋入到沟槽上部且将绝缘膜形成在基板表面上的情况下所需要的、在绝缘膜之上形成的源极电极以及用于将基板表面的源极区域和基极接触区域连接的接触开口，由此，能够缩小相邻的沟槽间隔，使装置的横向上的尺寸变小。
进而，在专利文献1（特别是参照图2、5）中，公开了也能够通过沿着条纹状的沟槽在基板表面交替地配置源极区域和基极接触区域来缩小相邻的沟槽的间隔来使装置的横向尺寸进一步变小。
现有技术文献
专利文献
专利文献1：日本特开2003-101027号公报。
发明要解决的课题
在专利文献1所公开的、交替地配置源极区域和基极接触区域的构造中，在基极接触区域中不会形成沟道，因此，为了使晶体管的沟槽延伸设置方向的沟道形成密度高，需要使沟槽延伸设置方向的基极接触区域的宽度（以后，在此所说的宽度为沟槽延伸设置方向的长度）窄。可是，由发明者发现了：如图16（在该图中，省略了最上侧表面的源极电极）所示那样，在这样的构造中在源极区域507与基极接触区域509之间的结附近由于掩模对准偏离或热扩散形成了实质的杂质浓度降低而成为高电阻的不确定区域530。该不确定区域530使源极区域507和基极接触区域509的宽度变窄。因此，关于源极区域507和基极接触区域509，考虑该不确定区域530的产生需要预先将宽度设定得宽，难以使装置的沟槽延伸设置方向的尺寸小来抑制沟槽延伸设置方向的沟道形成密度的降低。
技术实现要素：
因此，本发明的目的在于提供一种使装置的沟槽延伸设置方向的尺寸变小而能够抑制沟槽延伸设置方向的沟道形成密度的降低的半导体装置。
用于解决课题的方案
为了解决上述的课题，因此，本发明采用以下那样的半导体装置。
即，是一种半导体装置，具备：具有设置在第一高度的第一表面和设置在与所述第一高度不同的第二高度的第二表面的半导体基板、在所述第一表面和所述第二表面之上相接设置的第一电极、以及在所述半导体基板的背面上相接设置的第二电极，所述半导体装置的特征在于，所述半导体基板具备：第一导电型的背面半导体电极层，设置为从所述半导体基板的背面起具有规定的厚度；第二导电型的基极区域，形成在所述背面半导体电极层之上；沟槽，具有从所述第一表面和所述第二表面到达所述背面半导体电极层的上表面的深度；栅极绝缘膜，设置在位于所述第二表面与所述沟槽的底面之间的第三高度以下的、所述沟槽的侧面和底面；栅极电极，在所述沟槽内经由所述栅极绝缘膜埋入到所述第三高度为止；绝缘膜，在所述沟槽内的所述栅极绝缘膜和所述栅极电极上并且在所述第一高度和所述第二高度的任一个较高的一个高度的位置设置有上表面；以及沿着所述沟槽交替地配置的、具有所述第一表面的第一区域和具有所述第二表面的第二区域，在所述第一区域中具有比所述基极区域高浓度的第二导电型的基极接触区域，所述基极接触区域具有与所述基极区域相接的部分、以及与所述第一电极相接的部分，在所述第二区域中具有源极区域，所述源极区域具有与所述基极区域相接的部分、从所述第二表面到所述第三高度沿着所述沟槽外侧面的部分、以及与所述第一电极相接的部分。
再有，上述“基极区域”、“基极接触区域”有时分别被称为“体区域”、“体接触区域”等，但是，在本说明书中，称为“基极区域”、“基极接触区域”。
发明效果
根据本发明，能够在源极区域与基极接触区域之间的结附近抑制不确定区域的产生，因此，能够使装置的沟槽延伸设置方向的尺寸小。此外，不会牺牲基极接触区域或沟道形成所需要的源极区域，因此，能够抑制沟槽延伸设置方向的沟道形成密度的降低。
附图说明
图1是示出本发明的第一实施方式的半导体装置的构造的立体图。
图2是示出图1所示的半导体装置的平面构造的图。
图3是图2所示的半导体装置的a-a’处的剖面图。
图4是图2所示的半导体装置的b-b’处的剖面图。
图5是图2所示的半导体装置的c-c’处的剖面图。
图6是除去第一实施方式的半导体装置的源极电极和漏极电极后的部分的立体图。
图7是示出作为本发明的第一实施方式的半导体装置的制造工序的剖面图。
图8是示出作为本发明的第一实施方式的半导体装置的制造工序的剖面图。
图9是示出作为本发明的第一实施方式的半导体装置的制造工序的剖面图。
图10是示出作为本发明的第一实施方式的半导体装置的制造工序的立体图。
图11是示出本发明的第一实施方式的半导体装置的制造工序的立体图。
图12是示出本发明的第一实施方式的半导体装置的制造工序的立体图。
图13是示出本发明的第一实施方式的半导体装置的制造工序的立体图。
图14是除去第二实施方式的半导体装置的源极电极和漏极电极后的部分的立体图。
图15是图14所示的半导体装置的d-d’处的剖面图。
图16是示出用于说明源极区域（sourceregion）和基极接触（basecontact）区域所相邻的半导体装置的、pn结部分的平面构造的图。
具体实施方式
以下，一边参照附图一边对本发明的半导体装置的实施方式进行说明。
图1是用于说明示出本发明的第一实施方式的具有纵向晶体管的半导体装置100的立体图。此外，图2是半导体装置100的平面图，图3是图2的a-a’处的剖面图，图4是图2的b-b’处的剖面图，图5是图2的c-c’处的剖面图。以下，将纵向n沟道mosfet作为例子来对半导体装置100进行说明。
如图1所示那样，在第一实施方式的半导体装置100的半导体基板120的表面形成有源极电极111，在半导体基板120背面形成有漏极电极112。像这样，半导体装置100具备在纵向上流动电流的构造。
半导体基板120在背面侧具备由n型的高浓度区域101和n型的漂移区域102构成的漏极层121，在漏极层121之上具备p型的基极区域（baseregion）103。
半导体基板120具备2个不同的高度的表面。1个是位于第一高度h1的第一表面，另1个是位于第二高度h2的第二表面。第二高度h2被设置在比第一高度h1低的位置。
沟槽104具有从半导体基板120的表面到达漂移区域102的深度。在该沟槽104内，在从沟槽104的底面到比第二高度h2低的第三高度h3的内侧面形成有栅极绝缘膜105。在该沟槽104内经由栅极绝缘膜105到第三高度h3的位置为止埋入由多晶硅（polysilicon）等构成的栅极电极106。通过向该栅极电极106提供信号，从而沿着基极区域103的沟槽104的外侧面在纵向上形成有沟道。
绝缘膜110被形成在从第一高度h1到第三高度h3的、沟槽104上的区域，将栅极电极106与源极电极111电绝缘。
p型的基极接触区域109被形成在半导体基板120的第一高度h1至第二高度h2以上的区域。而且，在第一高度h1与源极电极111相接，使在下侧形成的基极区域103的电位固定为源极电位。
n型的源极区域107被形成在半导体基板120的第二高度h2至第三高度h3的区域。源极区域107在第二高度h2与源极电极111相接，在第三高度与基极区域103相接。此外，在图1的纸面里侧沿着沟槽104设置的源极区域107和基极接触区域109的形成的高度不同，因此，不会进行接触。
如图2所示那样，在第一实施方式的半导体装置100的、半导体基板120表面在纸面上下方向上呈狭窄的宽度且长地沿一个方向直线伸长那样的条纹状布局沟槽104（在该图中，省略了源极电极111）。在沟槽104间的半导体基板120表面沿着沟槽104交替地配置有具有第一表面的第一区域114和具有第二表面的第二区域115。
在第一区域114中，沿着沟槽104的外侧面形成有p型的基极接触区域109。此外，在第二区域115中，沿着沟槽104的外侧面形成有n型的源极区域107。在沟槽104的延伸设置方向上配置p型的基极接触区域109的间隔x（从某个基极接触区域109到下一个基极接触区域109的距离）不需要全部相同，但是，为了纵向n沟道mosfet的特性的稳定化，期望为某个极限值以下。
此外，在示出第一实施方式的图2中，在相对于沟槽104的延伸设置方向垂直的方向上以全部相同的形状配置有第一区域114和第二区域115，但是，不需要限于图2那样的形状或配置。例如，也可以在相对于沟槽104的延伸设置方向垂直的方向上经由沟槽104交替地配置第一区域114和第二区域115。
在沟槽104的上部埋入绝缘膜110，将在相对于沟槽104的延伸设置方向垂直的方向上配置的第一区域114彼此和第二区域115彼此分离。
图3是示出了包含图2的第二区域115和沟槽104的a-a’处的剖面的情况的图。半导体装置100在半导体基板120中具备由n型的高浓度区域101和n型的漂移区域102构成的漏极层121、p型的基极区域103、以及n型的源极区域107。此外，以固定间隔沿纸面横向设置多个沟槽104，在该沟槽104之间形成有源极区域107。
n型的高浓度区域101为成为纵向n沟道mosfet的漏极的区域，为了在与漏极电极112之间得到欧姆接触（ohmiccontact）而为1×1020/cm3以上的杂质浓度。此外，通过像这样做成高的浓度来降低电阻率，使漏极电阻减少。
n型的漂移区域102为同样地成为纵向n沟道mosfet的漏极的区域之中的用于确保漏极耐压的区域，根据其期望的耐压值来决定杂质浓度和纵向的厚度。
p型的基极区域103为用于形成纵向n沟道mosfet的沟道的区域。根据期望的阈值电压或漏极耐压等决定基极区域103的杂质浓度和纵向的厚度。关于基极区域103，在形成有漂移区域102的n型区域中以使导电型反转的方式从半导体基板120表面注入p型杂质来形成，因此，杂质浓度比漂移区域102高。
沟槽104被形成为从位于第二高度h2的半导体基板120的第二表面到达漂移区域102的上表面的深度。在该沟槽104内，在从沟槽104的底面到第三高度h3的位置的内侧面形成有栅极绝缘膜105。此外，在沟槽104内经由栅极绝缘膜105到第三高度h3的位置为止埋入由多晶硅等构成的栅极电极106。在栅极绝缘膜105和栅极电极106之上形成绝缘膜110，将栅极电极106与源极电极111电绝缘。通过向该栅极电极106提供信号，从而在基极区域103中的沿着沟槽104的外侧面的区域中在纵向上形成有沟道。
从沟槽104的第三高度h3起越过半导体基板120的第二表面所处的第二高度h2到第一表面所处的第一高度h1为止形成绝缘膜110。关于绝缘膜110中的位于第二高度h2以上的侧面，在沟槽104的内侧面的延长上以形成同一平面的方式形成，与源极电极111相接。
从半导体基板120的第一表面起形成沟槽104，接着形成栅极绝缘膜105，将栅极电极106、绝缘膜110埋入到沟槽104内，之后，将半导体基板120表面从第一高度h1蚀刻到第二高度h2，由此，得到这样的构造。
源极区域107被形成在基极区域103上，在第二高度h2的部分（上表面）与源极电极111连接。关于源极区域107的与源极电极111相接的面处的杂质浓度，为了在与源极电极111之间得到欧姆接触而为1×1020/cm3以上的浓度。此外，源极区域107具有与沟槽104的外侧面相接的部分（侧面），以至少下侧部分（底面）到达第三高度h3的位置的深度同样形成在相邻的沟槽间。利用这样的结构，从漏极电极112流入的电流经由高浓度区域101、漂移区域102、在基极区域103的沟槽104外侧面形成的沟道从源极区域107向源极电极111流入。
在第一实施方式中，关于该源极区域107，使高浓度的n型杂质从第二高度h2到达第三高度h3来形成，因此，与从第一高度h1通过热扩散到达第三高度h3相比，能够使源极电阻低。这是因为：能够抑制由热扩散造成的n型杂质浓度的降低或成为电流行走方向的源极区域107的深度。
源极电极111被形成为覆盖源极区域107和在图3中未图示的基极接触区域109，将源极区域107和基极接触区域109的电位固定为源极电位。第二区域115与绝缘膜110的表面为不同的高度，以掩埋其凹凸的方式形成有源极电极111，因此，由于锚固效果（anchoreffect），在源极电极111与绝缘膜110和半导体基板120之间得到高的紧贴性。另一方面，源极电极111的上表面平坦。在当埋入该凹凸阶梯差时难以利用单一的金属的堆积进行源极电极111表面的平坦化的情况下，利用高熔点金属和al或cu等金属的组合构成源极电极111也可。即，通过进行高熔点金属的埋入和深蚀刻（etchback），从而为仅在凹凸阶梯差的深的部分设置高熔点金属来将表面平坦化之后堆积al或cu等金属那样的结构。这样的源极电极111的最外侧表面的平坦化抑制由于之后的引线键合（wirebonding）等中的向表面凸部的应力集中造成的物理的损伤，提高长期可靠性。
图4是示出了包含图2的第一区域114和沟槽104的b-b’处的剖面的情况的图。半导体装置100在半导体基板120中具备由n型的高浓度区域101和n型的漂移区域102构成的漏极层121、p型的基极区域103、以及基极接触区域109。此外，以固定间隔沿纸面横向设置多个沟槽104，在该沟槽104之间形成有基极接触区域109。
沟槽104被形成为从半导体基板120的第一表面所处的第一高度h1到达漂移区域102的上表面的深度。在该沟槽104内，在从沟槽104的底面到第三高度h3的位置的内侧面形成有栅极绝缘膜105。在该沟槽104内经由栅极绝缘膜105到第三高度h3的位置为止埋入由多晶硅等构成的栅极电极106。在栅极绝缘膜105和栅极电极106之上形成绝缘膜110，将栅极电极106与源极电极111电绝缘。
在沟槽104内从第三高度h3到第一高度h1为止设置有绝缘膜110，其上表面与源极电极111相接。
基极接触区域109具有与沟槽104的外侧面相接的部分（侧面），以下侧部分（底面）成为比在图4中未图示的第二高度h2高的位置的深度同样形成在相邻的沟槽间。而且，基极接触区域109的上表面与源极电极111相接，下表面与基极区域103相接。关于基极接触区域109的与源极电极111相接的部分（上表面）处的杂质浓度，为了在与源极电极111之间得到欧姆接触而为1×1020/cm3以上的浓度。
利用这样的结构，通过基极接触区域109从源极电极111向基极区域103提供源极电位，在晶体管中，抑制不意图的寄生元件的工作，确保了稳定的mosfet工作。
图5是示出了横跨图2的第一区域114和第二区域115的、沟槽104附近的c-c’处的剖面的情况的图。
基极接触区域109被形成在由高度低的第二区域115夹着的、凸型的硅阶梯差之上的第一区域114。以从位于第一高度h1的第一表面到比第二高度h2高的位置的深度形成基极接触区域109，其底面与基极区域103相接。
在第二区域115中以同样的深度在比第一高度h1低且第二高度h2以下的区域形成源极区域107，其下侧部分（底面）与基极区域103相接。
源极电极111被以与第一高度h1的位置的第一表面和第二高度h2的位置的第二表面相接的方式设置在半导体基板120上，向源极区域107和基极接触区域109供给源极电位。特别地，基极接触区域109除了第一表面之外在图5的左右的侧面也与源极电极111相接，因此，即使在平面视中为较小的面积，也被稳定地固定为源极电位。
在此，为了使实施方式的效果明显，基于图16来对现有技术的构造中的问题点进行说明。
如之前叙述那样，基极接触区域509有将源极电位向基极区域提供的作用。可是，难以将远离基极接触区域509的位置例如间隔y之间的中间地点的基极区域稳定地固定为源极电位。其理由是因为：通过漏极电压的施加，基于由基极区域与漂移区域的结产生的碰撞离子（impaction）或泄漏等的电流从碰撞离子或泄漏产生的位置朝向基极接触区域流入。碰撞离子或泄漏产生处越是远离基极接触区域，基极电阻分量越高，因此，容易在该位置针对源极电位引起电压上升。
当基极区域的某个位置处的电位相对于源极电位增大时，该位置处的由源极区域、基极区域、漂移区域构成的npn寄生双极晶体管容易工作，难以将纵向n沟道mosfet的特性稳定化。为了抑制那样的不稳定性，进行将基极接触区域拓宽或使配置基极接触区域的间隔（图16中的间隔y）小到某个极限值以下等来减少基极电阻是有效的。可是，其同时牺牲沟道形成所需要的源极区域，因此，寻求一边尽可能地使基极接触区域509窄一边将源极电位高效率地向基极区域供给。
进而，当在同一平面上相邻地形成源极区域507和基极接触区域509时，在其结附近，由于掩模对准偏离或热扩散而形成实质的杂质浓度降低而成为高电阻的不确定区域530。而且，该不确定区域530使实际的基极接触区域509的宽度比设计值窄，难以将基极区域固定为源极电位，使电位不稳定化。因此，为了可靠地确保晶体管的稳定工作，需要考虑不确定区域530的产生而将基极接触区域509设定得宽。此外，另一方面，不确定区域530的产生牺牲源极区域507，因此，使实际的源极区域507的宽度也比设计值窄。该情况涉及到与由于预先将之前叙述的基极接触区域509设定得宽造成的沟道宽度的减少配合而使沟槽延伸设置方向的沟道形成密度降低而使晶体管的导通电阻增大。
相对于此，在第一实施方式中，为图1至图6所示那样的结构，由此，能够在不伴随平面视中的芯片面积的增加的情况下使源极区域107和基极接触区域109在纵向上分离。因此，能够抑制图16所示那样的不确定区域530的产生。
第一实施方式通过这样的不确定区域的产生的抑制来有效地配置源极区域107，能够减少晶体管的导通电阻。此外，基极接触区域109通过上表面和侧面与源极电极111相接，因此，能够以在平面视中宽度窄的面积使基极区域103的电位稳定化，能够进行稳定的mosfet工作。
图6是示出了从图1除去源极电极111和漏极电极112后的、半导体基板120情况的具有纵向晶体管的半导体装置100的立体图。
如图6所示那样，在半导体基板120表面，沟槽104被布局成条纹状，沿着沟槽为其延伸设置方向，与高度不同的第一区域114和第二区域115交替地相接。在第一区域114的第一表面设置有基极接触区域109，在第二区域115的第二表面设置有源极区域107，源极区域107与基极接触区域109没有相接的面。绝缘膜110被设置在栅极电极106上的第三高度h3至第一高度h1之间的区域。
如以上叙述那样，第一实施方式采用将源极区域107与基极接触区域109在纵向上分离而不相接的结构，由此，能够抑制源极区域107与基极接触区域109之间的结附近的不确定区域的产生，因此，能够缩小沟槽延伸设置方向的尺寸。
进而，能够将源极区域107的宽度拓宽缩小的基极接触区域109的宽度的量来形成沟道，因此，提高沟槽延伸设置方向的沟道形成密度，能够减少晶体管的导通电阻。另一方面，不确定区域的产生的抑制将寄生双极晶体管的工作抑制，能够实现mosfet工作的稳定化。此外，在比第一高度h1低的第二高度h2的第二区域115形成源极区域107，将其深度变浅，因此，能够使杂质浓度高，能够减少源极电阻来减少晶体管的导通电阻。此外，由这样的半导体基板120的局部的蚀刻造成的阶梯差由于锚固效果使源极电极111的紧贴性提高，实现长期可靠性的确保。
接着，基于图7至图13以纵向n沟道mosfet为例子来对第一实施方式的半导体装置的制造方法进行说明。
首先，如图7的剖面图所示那样，准备具备n型的高浓度区域101和n型且杂质浓度比高浓度区域101低的漂移区域102的半导体基板120。该半导体基板120具备在该时间点在哪个位置都相同的第一高度h1的表面。
接着，如图8的剖面图所示那样，通过离子注入和热扩散形成p型的基极区域103。接着，以到达n型的漂移区域102的上表面的深度形成在半导体基板120表面成为条纹状的布局的沟槽104。接着，在包含沟槽104的内侧面和底面的区域形成栅极绝缘膜105。
接着，如图9的剖面图所示那样，以无间隙埋入的方式将多晶硅膜堆积到沟槽104，为了具有导电性而导入高浓度的杂质。接着，利用深蚀刻法除去一部分多晶硅膜直到成为将多晶硅膜埋入到沟槽104内的第三高度h3的位置为止的状态，形成栅极电极106。
在此之前的工序的顺序并不限于此，只要为得到图9的构造的制造工序，则为怎样的顺序都可以。例如，也可以为在形成沟槽104的工序之后形成基极区域103的顺序。
接着，如图10的立体图所示那样，以无间隙埋入的方式在沟槽104内的栅极电极106上堆积氧化硅膜或氮化硅膜等针对之后进行的硅蚀刻蚀刻选择性高的绝缘膜。接着，利用深蚀刻法除去半导体基板120上的绝缘膜直到成为在沟槽104内埋入绝缘膜到半导体基板120表面的第一高度h1为止的状态，形成绝缘膜110。
接着，如p型杂质i1所示那样对半导体基板120的表面整个表面进行用于形成基极接触区域的p型杂质注入，形成高浓度p型杂质层108。设定杂质注入量，以使高浓度p型杂质层108的表面为1×1020/cm3以上的杂质浓度以便在与之后形成在上表面的源极电极之间得到欧姆接触。此外，选择p型杂质注入量和之前的多晶硅膜的深蚀刻条件，以使高浓度p型杂质层108的底面为与第三高度h3相比充分高的位置。
接着，如图11所示那样，在半导体基板120整个表面涂敷光刻胶（photoresist），以覆盖之后成为基极接触区域的区域和与该基极接触区域相邻的沟槽104的方式利用光刻技术图案化形成光刻胶113。该光刻胶113成为用于进行之后进行的硅蚀刻的掩模，并不限于光刻胶，也可以为氧化硅膜等绝缘膜。
接着，如图12所示那样，将光刻胶113作为掩模，将露出的半导体基板120从半导体基板120表面的第一高度h1蚀刻到第二高度h2。此时，不被光刻胶113覆盖的高浓度p型杂质层由硅蚀刻除去，形成基极接触区域109。因此，第二高度h2设定为比第三高度h3高且比基极接触区域109的底面低的高度。此外，关于第二高度h2，选择变得之后在第二高度h2与第三高度h3之间形成的源极区域的电阻分量充分小那样的高度。此时，利用硅蚀刻完成到第二高度h2的新的半导体基板120的表面成为第二表面。绝缘膜110由于选择针对硅蚀刻选择比高的材料，所以，不会被蚀刻而残留，上表面维持第一高度h1。
接着，如图13所示那样，不进行光掩模工序而在残留光刻胶113的状态下进行n型的杂质注入，形成源极区域107。设定杂质注入量，以使形成有源极区域107的第二表面为1×1020/cm3以上的杂质浓度以便在与之后形成在上表面的源极电极之间得到欧姆接触。此时，绝缘膜110在沟槽104的侧面的延长上具备侧面，因此，不会遮蔽图13的n型杂质i2所示的n型的杂质注入。但是，在由于注入时的角度偏差或用于防止沟流（channelling）的倾斜注入等而担心第二表面处的注入的均匀性的情况下，也可以采用改变方向的多次注入或旋转注入等。
之后，除去光刻胶113，根据需要进行杂质的活性化用的热处理，做成图6所示的结构。
接着，虽然未图示，但是在半导体基板表面整个表面形成源极电极，之后，在半导体基板背面整个表面形成漏极电极。如之前叙述那样，在该源极电极的形成中，也可以为通过进行高熔点金属的埋入和深蚀刻而仅在阶梯差内设置高熔点金属来进行平坦化之后堆积al或cu等金属那样的制造方法。
在以上那样的制造方法中，能够不经由光刻工序形成栅极电极106、绝缘膜110、基极接触区域109、源极区域107，因此，能够抑制由于考虑了工序的削减或掩模的对准偏离等制造偏差后的设计造成的芯片面积增大，得到高的成本减少效果。
在图12中的硅蚀刻工序中，使用用于形成基极接触区域109的光掩模。但是，其图案如图11那样为相对于沟槽延伸设置方向沿垂直方向设置的图案，不需要设想与沟槽104或源极区域107之间的掩模偏离等而设置余裕区域。例如，仅注意到：即使在图11中光刻胶113向纸面跟前或里侧偏离，响应于其，基极接触区域109也向跟前或里侧移动，源极区域的总计的宽度不会改变，因此，不会影响到晶体管的导通电阻。
此外，在图13中的源极区域107形成工序中，从靠近栅极电极106的第二高度h2注入n型杂质来形成了源极区域107，因此，与不进行硅蚀刻而从第一高度h1注入的情况相比，能够缩短n型杂质的扩散用的热处理工序的时间。
像这样，图7至图13所示的制造方法能够通过制造工序的缩短或芯片面积的抑制来提供便宜的半导体装置。
图14是用于说明示出本发明的第二实施方式的、具有纵向晶体管的半导体装置200的立体图（在该图中，省略了源极电极或漏极电极）。如图14所示那样，在半导体装置200的半导体基板220中，具备由n型的高浓度区域201和n型的漂移区域202构成的漏极层221、p型的基极区域203、以及n型的源极区域207。此外，以固定间隔在纸面横向上设置有多个沟槽204。
半导体基板220具备2个不同的高度的表面。1个是位于第二高度h2的第二表面，另1个是位于第一高度h1的第一表面。在第二实施方式中，第二高度h2被设置在比第一高度h1高的位置。
在半导体基板表面呈条纹状地布局沟槽204，沿着该沟槽204交替地配置有第一表面的第一区域214和第二表面的第二区域215。
沟槽204具有从半导体基板120的表面到达漂移区域202的深度。在该沟槽204内从沟槽204的底面到第三高度h3的位置的内侧面形成有栅极绝缘膜205。在该沟槽204内经由栅极绝缘膜205到第三高度h3的位置为止埋入由多晶硅等构成的栅极电极206。通过向该栅极电极206提供信号，从而沿着基极区域203的沟槽204的外侧面在纵向上形成有沟道。第三高度h3比第二高度h2低且比第一高度h1高。
绝缘膜210被形成在从第二高度h2到第三高度h3的、沟槽204上的区域，将栅极电极206与在图14中未图示的源极电极电绝缘。
p型的基极接触区域209被形成在半导体基板220的第一高度h1以下的区域。而且在第一高度h1与在图14中未图示的源极电极相接，使在下侧形成的基极区域203的电位固定为源极电位。
源极区域207被形成在半导体基板220的第二高度h2至第三高度h3的区域。源极区域207在第二高度h2与在图14中未图示的源极电极相接，在第三高度h3与基极区域203相接。此外。在图14的纸面里侧沿着沟槽204设置的源极区域207和基极接触区域209的形成的高度不同，因此，不会进行接触。
第二实施方式与第一实施方式不同的点在于：位于第一高度h1的源极区域207与位于第二高度h2的基极接触区域209的高度关系相反。此外，栅极电极206的上表面所处的第三高度h3配合源极区域207的下侧部分（底面）比第一高度h1高的情况也与第一实施方式不同。
第二实施方式的、除去源极电极后的平面图与图2同样，在半导体基板表面呈条纹状布局沟槽，在其延伸设置方向上交替地配置有包含源极区域的第一区域和包含基极接触区域的第二区域。
图15是示出了包含图14的第一区域214和第二区域215的d-d’处的剖面的情况的图。
基极接触区域209在第一区域214中被形成在位于第一高度h1的第一表面，具有到不越过基极区域203的底面的位置为止的深度，其侧面和底面与基极区域203相接。
源极区域207在第二区域215中被形成在位于第二高度h2的第一表面，具有至少到达在图15中未图示的第三高度h3的同样的深度，其底面与基极区域203相接。
源极电极211被以与不同的高度的第一表面和第二表面相接的方式设置在半导体基板220上，向源极区域207和基极接触区域209供给源极电位。
如图15所示那样，在第二实施方式中，通过使源极区域207与基极接触区域209在纵向上分离，从而也能够在不伴随芯片面积的增加的情况下抑制图16的不确定区域530那样的区域的形成。
在第二实施方式的图15中，基极接触区域209被形成在比源极区域207深的区域的基极区域203之中，因此，针对基极区域203的源极电位的固定效果大。因此，npn寄生双极晶体管工作的抑制效果高。由此，削减基极接触区域209的宽度，增加源极区域207的宽度，提高沟槽延伸设置方向的沟道形成密度，即使进行导通电阻的减少，也不会损坏mosfet工作的稳定性。
如以上叙述那样，第二实施方式为将源极区域207与基极接触区域209在纵向上分离的结构，能够抑制源极区域207与基极接触区域209之间的结附近的不确定区域，因此，能够缩小沟槽延伸设置方向的尺寸。
进而，能够将源极区域207的宽度拓宽缩小的基极接触区域209的宽度的量来形成沟道，因此，提高沟槽延伸设置方向的沟道形成密度，能够减少晶体管的导通电阻。另一方面，不确定区域的产生的抑制将寄生双极晶体管的工作抑制，能够实现mosfet工作的稳定化。此外，由这样的半导体基板220的局部的蚀刻造成的阶梯差由于锚固效果使源极电极211的紧贴性提高，实现长期可靠性的确保。
以上叙述的第一实施方式和第二实施方式的构造并不限定于在此之前作为例子叙述的纵向n沟道mosfet，当然通过改变导电型的极性，从而也应用于纵向p沟道mosfet。进而，通过使高浓度区域与漂移区域相反导电型，从而能够将本实施方式也应用于绝缘栅双极晶体管。
此外，本发明并不限定于上述实施方式，当然能够在不偏离本发明的主旨的范围中进行各种变更。例如，在本实施方式中假设使沟槽的布局为直线的条纹状，但是，未必为直线，只要为沿一个方向伸长的沟槽的形状，则能够应用本发明。
附图标记的说明
101、201高浓度区域
102、202漂移区域
103、203基极区域
104、204沟槽
105、205栅极绝缘膜
106、206栅极电极
107、207、507源极区域
108高浓度p型杂质层
109、209、509基极接触区域
110、210绝缘膜
111源极电极
112漏极电极
113光刻胶
114、214第一区域
115、215第二区域
120、220半导体基板
121、221漏极层
530不确定区域
h1第一高度
h2第二高度
h3第三高度
i1p型杂质
i2n型杂质。