RFLDMOS器件及制造方法与流程

文档序号:15676722发布日期:2018-10-16 20:08阅读:972来源:国知局

本发明涉及半导体集成电路领域,特别涉及一种应用于大功率射频信号放大的rfldmos。本发明还涉及所述rfldmos器件的制造方法。



背景技术:

rfldmos(radiofrequencylaterallydiffusedmetaloxidesemiconductor,射频横向双扩散金属氧化物半导体)是被广泛应用在广电发射基站、移动发射基站、雷达等的具有高增益、高线性、高耐压、高输出功率的射频功率器件,其工作电压有28v和50v两种,对应的击穿电压的要求分别为70v和120v。

用于基站等的大功率射频器件rfldmos包括如下结构:源极、漏极、栅极、沟道和基极、及法拉第屏蔽环,详细结构见图1。它是一个n型器件。器件位于在重掺杂的衬底上生长的外延层中,漏端有一个较长的漂移区以得到所需的击穿电压,法拉第屏蔽环由在漏端加一层薄介质和金属板组成。较高的耐压由n型低掺杂漂移区的长度(重掺杂n型漏端到多晶硅栅极边沿的距离),以及用作场板的调节电场分布的金属法拉第杯来共同决定。沟道由自对准栅极源端边缘的p型离子注入,并通过长时间高温推进形成,并用超深沟槽刻蚀并填入无空隙的金属,连到p型重掺杂的衬底上,确保器件的源和沟道有很好的背面金属引出,相对于传统结构中的扩散工艺实现的源端和沟道的连接,可以大大降低电阻和内部热阻。

在rfldmos中,如果为了得到高的性能,比如idsat,rdson,输出功率等,就很难达到高的可靠性,比如hci(热载流子注入效应)。这里介绍了一种新的rfldmos结构,这种结构在栅极边缘靠近漏端和漂移区拥有较低的电场强度,这是有利于器件的hci性能,同时又保持了高的功率密度。



技术实现要素:

本发明所要解决的技术问题在于提供一种rfldmos器件,降低器件栅极的边缘电场强度,提高可靠性。

本发明所要解决的另一技术问题在于提供所述rfldmos器件的制造方法。

为解决上述问题,本发明所述的rfldmos器件,包含:

在p型硅衬底上,具有轻掺杂p型外延;

在轻掺杂p型外延中,具有n型轻掺杂漂移区及p型体区,n型轻掺杂漂移区与p型体区之间为沟道区;

所述n型轻掺杂漂移区中,包含所述rfldmos器件的漏区,漏区表面具有金属硅化物引出所述rfldmos器件的漏极;

所述p型体区中包含有rfldmos器件的源区,以及将p型体区引出的重掺杂p型区;在重掺杂p型区及源区之上的硅表面还具有金属硅化物将两者共同引出形成所述rfldmos器件的源极;

所述重掺杂p型沟道连接区和rfldmos的源区表面覆盖一层金属硅化物引出所述rfldmos的源极;

在p型沟道区的硅表面上具有栅氧化层,栅氧化层上覆盖多晶硅栅极及金属硅化物;多晶硅栅极及栅氧化层两端具有栅极侧墙;

多晶硅栅极上的金属硅化物、靠漏侧的侧墙以及靠近多晶硅栅极的n型轻掺杂漂移区上均包裹介质层,介质层上覆盖金属法拉第环;

所述p型硅衬底的背面还具有背面金属以形成衬底电极;

所述的n型轻掺杂漂移区是分为第一及第二两部分,第一n型轻掺杂漂移区是从多晶硅栅极下方直至包围漏区,第二n型轻掺杂漂移区靠漏区一侧是与第一n型轻掺杂漂移区的垂直投影重叠,靠多晶硅栅极一侧是不超出第一n型轻掺杂漂移区的投影范围;两部分的n型轻掺杂漂移区电学相通;

所述的法拉第环为上下两层,且两层法拉第环之间以介质层隔离。

进一步地,所述第二n型轻掺杂漂移区距离多晶硅栅极0.4~1μm。

为解决上述问题,本发明所述的rfldmos器件的制造方法,包含如下工艺步骤:

第1步,在p型衬底上生长p型外延;在其上方用炉管生长栅氧化层,再淀积n型重掺杂的多晶硅,或者淀积非掺杂的多晶硅再进行高剂量的n型离子注入;通过光刻加刻蚀工艺,将多晶硅刻蚀形成rfldmos器件的栅极结构;

第2步,在光刻胶的定义下,进行第一n型轻掺杂漂移区的注入,形成第一n型轻掺杂漂移区;

第3步,在光刻胶的定义下,进行第二n型轻掺杂漂移区的注入,形成第二n型轻掺杂漂移区;

第4步,光刻打开p型体区注入窗口,进行p型离子注入,形成p型体区;再用光刻胶打开源区及漏区的注入窗口,进行rfldmos器件的源区及漏区的注入;在p型体区中注入形成重掺杂p型区;

第5步,通过金属硅化物工艺,在多晶硅栅极的顶部、源区、漏区以及重掺杂p型区上形成金属硅化物;

第6步,在整个硅表面淀积一层介质层,以及一层金属硅化物;通过光刻及刻蚀工艺,将金属硅化物刻蚀形成第一层法拉第环;

第7步,再在整个硅表面淀积一层介质层,以及第二层金属硅化物;通过光刻及刻蚀工艺,将第二层金属硅化物刻蚀形成第二层法拉第环;

第8步,淀积接触孔前介质,刻蚀接触孔,形成接触。

进一步地,所述第1步中,p型衬底为重掺杂,电阻率为0.005~0.05ohm*cm;轻掺杂p型外延的掺杂浓度为1014~1016cm-3;多晶硅掺杂离子为磷或砷,浓度大于1020cm-3

进一步地,所述第2步中,第一n型轻掺杂漂移区的注入能量为100~200kev,注入剂量为1e12~3e12cm-3

进一步地,所述第3步中,第二n型轻掺杂漂移区的注入能量为200~300kev,注入剂量为0.5e12~2e12cm-2,第二n型轻掺杂漂移区距离多晶硅栅极0.4~1μm。

进一步地,所述第4步中,源区及漏区的注入剂量为1e15~5e15cm-2,重掺杂p型区的注入剂量为1e15~5e15cm-2

进一步地,所述第6步中,淀积的介质层为氧化硅,厚度为所述的金属硅化物为钨硅。

进一步地,所述第7步中,再次淀积的介质层是氧化硅,厚度为所述的金属硅化物为钨硅,形成第二层法拉第环。

本发明所述的rfldmos器件,通过增加一层法拉第环,降低了栅极边缘靠近漏端的电场强度,同时采用两次轻掺杂漂移区分段注入,可以保证在得到较大功率密度的同时,又不增大栅极边缘靠近漏端的电场强度,也就是保证了高性能下的可靠性。本发明所述的rfldmos器件的制造方法,工艺简单。

附图说明

图1是传统rfldmos器件的结构示意图。

图2是本发明rfldmos器件的结构示意图。

图3~8是本发明rfldmos器件制造工艺步骤示意图。

图9是本发明制造工艺流程示意图。

附图标记说明

1是p型衬底,2是p型外延,3是第一n型轻掺杂漂移区,4是p型体区,5是法拉第环,6是栅氧化层,7是栅极,8是第二n型轻掺杂漂移区。

具体实施方式

本发明所述的rfldmos器件的结构如图8所示,包含:

在p型硅衬底上,具有轻掺杂p型外延。

在轻掺杂p型外延中,具有n型轻掺杂漂移区及p型体区,n型轻掺杂漂移区与p型体区之间为沟道区。

所述n型轻掺杂漂移区中,包含所述rfldmos器件的漏区,漏区表面具有金属硅化物引出所述rfldmos器件的漏极。

所述p型体区中包含有rfldmos器件的源区,以及将p型体区引出的重掺杂p型区;在重掺杂p型区及源区之上的硅表面还具有金属硅化物将两者共同引出形成所述rfldmos器件的源极。

所述重掺杂p型沟道连接区和rfldmos的源区表面覆盖一层金属硅化物引出所述rfldmos的源极。

在p型沟道区的硅表面上具有栅氧化层,栅氧化层上覆盖多晶硅栅极及金属硅化物;多晶硅栅极及栅氧化层两端具有栅极侧墙。

多晶硅栅极上的金属硅化物、靠漏侧的侧墙以及靠近多晶硅栅极的n型轻掺杂漂移区上均包裹介质层,介质层上覆盖金属法拉第环。

所述p型硅衬底的背面还具有背面金属以形成衬底电极。

所述的n型轻掺杂漂移区是分为第一及第二部分,第一n型轻掺杂漂移区是从多晶硅栅极下方直至包围漏区,第二n型轻掺杂漂移区靠漏区一侧是与第一n型轻掺杂漂移区的垂直投影重叠,靠多晶硅栅极一侧是不超出第一n型轻掺杂漂移区的投影范围;两部分n型轻掺杂漂移区电学相通。

所述的法拉第环为上下两层,且两层法拉第环之间以介质层隔离。

所述第二n型轻掺杂漂移区距离多晶硅栅极0.4~1μm。

本发明所述的rfldmos器件的制造方法,参考图2~图8所对应的共七个步骤,包含:

第1步,在p型衬底上生长p型外延,如图2所示。p型衬底为重掺杂,电阻率为0.005~0.05ohm*cm;轻掺杂p型外延的掺杂浓度为1014~1016cm-3。在其上方用炉管生长栅氧化层,再淀积n型重掺杂的多晶硅,或者淀积非掺杂的多晶硅再进行高剂量的n型离子注入;通过光刻加刻蚀工艺,将多晶硅刻蚀形成rfldmos器件的栅极结构;多晶硅掺杂离子为磷或砷,浓度大于1020cm-3

第2步,在光刻胶的定义下,进行第一n型轻掺杂漂移区的注入,形成第一n型轻掺杂漂移区;第一n型轻掺杂漂移区的注入能量为100~200kev,注入剂量为1e12

3e12cm-3

第3步,在光刻胶的定义下,进行第二n型轻掺杂漂移区的注入,形成第二n型轻掺杂漂移区;第二n型轻掺杂漂移区的注入能量为200~300kev,注入剂量为0.5e12~2e12cm-2,第二n型轻掺杂漂移区距离多晶硅栅极0.4~1μm。

第4步,光刻打开p型体区注入窗口,进行p型离子注入,形成p型体区;再用光刻胶打开源区及漏区的注入窗口,进行rfldmos器件的源区及漏区的注入;在p型体区中注入形成重掺杂p型区;源区及漏区的注入剂量为1e15~5e15cm-2,重掺杂p型区的注入剂量为1e15~5e15cm-2

第5步,通过金属硅化物工艺,在多晶硅栅极的顶部、源区、漏区以及重掺杂p型区上形成金属硅化物。

第6步,在整个硅表面淀积一层介质层淀积的介质层为氧化硅,厚度为再形成一层金属硅化物,所述的金属硅化物为钨硅;通过光刻及刻蚀工艺,将金属硅化物刻蚀形成第一层法拉第环。

第7步,再在整个硅表面淀积一层介质层,介质层是氧化硅,厚度为以及第二层金属硅化物,比如钨硅;通过光刻及刻蚀工艺,将第二层金属硅化物刻蚀形成第二层法拉第环。

第8步,淀积接触孔前介质,刻蚀接触孔,形成接触,最终器件完成,如图8所示。

以上仅为本发明的优选实施例,并不用于限定本发明。对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1